目錄
前言
主要符號錶
第1章 緒論
1.1 本機振蕩器相位噪聲對接收機選擇性的影響
1.2 相位噪聲對數字通信係統的影響
1.3 載波相位噪聲對多普勒雷達係統的影響
1.4 接收機信道內外性能的測試
1.5 殘留相位噪聲和絕對相位噪聲
第2章 相位噪聲
2.1 什麼是相位噪聲
2.2 相位噪聲的定量錶示
2.2.1 時域錶示法
2.2.2 頻域錶示法
2.3 單邊帶相位噪聲與L（fm）的定義
2.4 頻率起伏譜密度Sv（fm）
2.5 相位起伏譜密度S（fm）
2.6 纍積相位噪聲
2.7 阿侖方差與L（fm）的關係
2.8 相位噪聲和信號源
第3章 相位噪聲的産生
3.1 頻譜純度
3.2 加性噪聲引起的相位噪聲
3.3 振蕩器的李森（Leeson）模型數學分析
3.4 振蕩器的相位噪聲李森模型
3.5 振蕩器的相位噪聲最佳化
3.6 振蕩器增益、相位和Q的計算機分析
第4章 直接式頻率閤成
4.1 直接式頻率閤成器工作原理
4.2 幾個主要參數的選擇原則
4.3 直接式頻率閤成器的基本問題
4.4 幾個主要的電路
4.4.1 混頻器
4.4.2 倍頻器
4.4.3 再生分頻器
第5章 PLL頻率閤成
5.1 PLL的基本方程
5.2 PLL的綫性化模型
5.2.1 閉環傳輸函數
5.2.2 調製跟蹤誤差
5.2.3 基本環路的相位噪聲
5.2.4 門限預測
5.3 最佳PLL傳輸函數
5.3.1 環路的傳輸函數
5.3.2 最佳PLL濾波器的傳輸函數及其近似
5.4 PLL基本電路的噪聲
5.4.1 VCO的噪聲
5.4.2 鑒相器的噪聲
5.4.3 除N分頻器的噪聲
5.5 典型的NPLL環路係統噪聲
第6章 FNPLL頻率閤成
6.1 FNPLL環路的組成
6.2 FNPLL環路的工作原理
6.3 分數－N簡化頻率閤成
6.4 實用的FNPLL頻率閤成
6.5 先進的頻率閤成技術
6.5.1 直接閤成參考部分
6.5.2 低頻鎖相環路部分
6.5.3 高頻鎖相環路部分
6.6 轉換電感電抗的VCO
6.7 脈衝吞除技術
6.8 集成電路頻率閤成器
6.8.1 簡單集成電路頻率閤成器
6.8.2 復雜集成電路頻率閤成器
第7章 微波頻率閤成
7.1 微波頻率閤成環路
7.2 M/N環路的簡要分析
7.3 M/N環路的實現
7.4 M/N環路的噪聲
7.5 輔助捕獲電路
7.5.1 VCO預調諧
7.5.2 轉換環路參數
7.6 多環路微波頻率閤成
7.7 PSG單環路微波頻率閤成
7.7.1 單環路設計的概念
7.7.2 用FLL降低相位噪聲
7.7.3 頻率調製
7.7.4 數字化FM的影響
7.8. 單環路頻率閤成器的設計
7.8.1 延遲綫鑒頻器的設計
7.8.2 YIG調諧振蕩器
7.8.3 PSG單環路頻率閤成部分框圖
第8章 直接數字頻率閤成
8.1 基本工作原理
8.2 DDS
8.3 全集成電路DDS
8.4 DDS噪聲
8.4.1 相位噪聲
8.4.2 雜散信號
8.5 DDS雜散信號的降低
第9章 相位噪聲測量
9.1 外差－計數測量方法
9.2 頻譜分析儀直接測量方法
9.3 頻率鑒頻器測量方法
9.4 鑒相器測量方法
9.5 具有共同標準參考源的雙源測量方法
9.6 自動相位噪聲測量係統
9.7 用HP8662A測試接收機
9.7.1 接收機的鄰道選擇性測試
9.7.2 接收機的鄰道假信號衰減測試
9.8 延遲綫鑒頻器與鎖頻環路
第10章 IEEE－488傳輸係統
10.1 概述
10.2 IEEE－488接口總綫的名詞術語
10.3 IEEE－488接口總綫的功能
10.4 IEEE－488接口總綫的操作原理
10.5 IEEE－488接口總綫芯片與應用
附錄A 帶通網絡到低通網絡的變換
附錄B 三個未知源的相位噪聲計算
附錄C ASCII/ISO和IEEE編碼圖錶
英文縮寫詞
主要參考文獻
索引
· · · · · · (收起)