第1章OpenRISC介紹 1
1.1 開源軟核處理器 1
1.2 OpenRISC 1000架構 4
1.3 OR1200——OpenRISC 1000架構的一個實現 4
1.3.1 尋址模式 5
1.3.2 位和字節次序 6
1.3.3 寄存器集 6
1.3.4 指令集 7
1.3.5 異常模型 8
1.4 OR1200代碼組織 8
1.5 本書的分析方法 11
第2章 實驗環境的搭建 13
2.1 GNU開發工具鏈的安裝 13
2.2 GNU開發工具鏈的使用 18
2.2.1 一個簡單的匯編程序 18
2.2.2 編譯及ELF文件介紹 19
2.2.3 鏈接 21
2.2.4 Makefile文件 23
2.2.5 使用OR1KSim模擬器運行程序 24
2.3 創建OR1200運行的最小係統 25
2.3.1 最小係統的創建 26
2.3.2 運行仿真 29
2.3.3 修改Makefile 30
2.3.4 觀察流水綫 32
2.3.5 流水綫介紹 33
2.4 本書的一些說明及定義 34
2.4.1 一些說明 34
2.4.2 一些定義 35
第3章 QMEM剖析 37
3.1 QMEM的作用 37
3.2 Wishbone總綫快速瞭解 40
3.3 QMEM的Wishbone總綫接口 43
3.3.1 QMEM與CPU、IMMU的連接 44
3.3.2 QMEM與ICache的連接 45
3.3.3 QMEM與CPU、DMMU的連接 46
3.3.4 QMEM與DCache的連接 47
3.4 QMEM的內部RAM 49
3.5 復位後取第一條指令的過程分析 51
3.5.1 復位信號有效階段 51
3.5.2 復位信號無效後的第一個時鍾周期上升沿 56
3.5.3 復位信號無效後的第一個時鍾周期的組閤邏輯階段 57
3.6 第二條及後續指令的讀取過程分析 58
3.6.1 復位信號無效後的第二個時鍾周期的上升沿 58
3.6.2 復位信號無效後的第二個時鍾周期的組閤邏輯階段 59
第4章 數據處理類指令剖析 61
4.1 數據處理類指令說明 61
4.2 分析用例 65
4.3 流水綫的簡單模型 67
4.4 l.add指令分析 69
4.4.1 l.add取指階段的組閤邏輯輸齣 70
4.4.2 l.add取指階段的時序邏輯輸齣 73
4.4.3 l.add譯碼階段的組閤邏輯輸齣 75
4.4.4 l.add譯碼階段的時序邏輯輸齣 80
4.4.5 l.add執行階段的組閤邏輯輸齣 91
4.4.6 l.add執行階段的時序邏輯輸齣 97
4.4.7 第一條指令分析小結 98
4.5 l.sfeqi指令分析 99
4.5.1 l.sfeqi取指階段的組閤邏輯輸齣 99
4.5.2 l.sfeqi取指階段的時序邏輯輸齣 100
4.5.3 l.sfeqi譯碼階段的組閤邏輯輸齣 100
4.5.4 l.sfeqi譯碼階段的時序邏輯輸齣 101
4.5.5 l.sfeqi執行階段的組閤邏輯輸齣 102
4.5.6 l.sfeqi執行階段的時序邏輯輸齣 105
4.5.7 第二條指令分析小結 106
4.6 ALU分析 106
4.7 流水綫數據相關的解決方法 112
4.8 定製屬於自己的指令 117
4.9 不完整流水綫數據通路圖 121
第5章 特殊寄存器訪問類指令剖析 123
5.1 OR1200中的特殊寄存器 123
5.2 第0組特殊寄存器 125
5.3 特殊寄存器訪問類指令說明 127
5.4 分析用例 128
5.5 l.mfspr指令分析 130
5.5.1 l.mfspr取指階段的組閤邏輯輸齣 131
5.5.2 l.mfspr取指階段的時序邏輯輸齣 132
5.5.3 l.mfspr譯碼階段的組閤邏輯輸齣 132
5.5.4 l.mfspr譯碼階段的時序邏輯輸齣 133
5.5.5 l.mfspr執行階段第1個時鍾周期的組閤邏輯輸齣 135
5.5.6 l.mfspr執行階段第1個時鍾周期的時序邏輯輸齣 138
5.5.7 l.mfspr執行階段第2個時鍾周期的組閤邏輯輸齣 141
5.5.8 l.mfspr執行階段第2個時鍾周期的時序邏輯輸齣 144
5.5.9 l.mfspr指令分析小結 144
5.6 l.mtspr指令分析 145
5.6.1 l.mtspr執行階段的組閤邏輯輸齣 147
5.6.2 l.mtspr執行階段的時序邏輯輸齣 148
5.7 SPRS分析 148
5.8 完善流水綫數據通路圖 155
第6章 轉移類指令剖析 157
6.1 延遲槽 157
6.2 轉移類指令說明 158
6.3 分析用例 159
6.4 l.bf指令分析 161
6.4.1 l.bf取指階段的組閤邏輯輸齣 162
6.4.2 l.bf取指階段的時序邏輯輸齣 163
6.4.3 l.bf譯碼階段的組閤邏輯輸齣 164
6.4.4 l.bf譯碼階段的時序邏輯輸齣 166
6.4.5 l.bf執行階段第1個時鍾周期的組閤邏輯輸齣 169
6.4.6 l.bf執行階段第2個時鍾周期的組閤邏輯輸齣 173
6.4.7 l.bf執行階段第2個時鍾周期的時序邏輯輸齣 174
6.4.8 l.bf指令分析小結 175
6.5 l.jalr指令分析 176
6.5.1 l.jalr取指階段的組閤邏輯輸齣 177
6.5.2 l.jalr取指階段的時序邏輯輸齣 177
6.5.3 l.jalr譯碼階段的組閤邏輯輸齣 177
6.5.4 l.jalr譯碼階段的時序邏輯輸齣 179
6.5.5 l.jalr執行階段第1個時鍾周期的組閤邏輯輸齣 180
6.5.6 l.jalr執行階段第2個時鍾周期的組閤邏輯輸齣 181
6.5.7 l.jalr執行階段第2個時鍾周期的時序邏輯輸齣 182
6.6 轉移類指令對處理器效率的影響 182
6.7 繼續完善流水綫數據通路圖 183
第7章 異常處理類指令剖析 185
7.1 OR1200中的異常分類 185
7.2 OR1200中的異常處理過程 185
7.3 異常處理類指令說明 187
7.4 分析用例 187
7.5 EXCEPTION模塊的作用 190
7.6 l.sys指令分析 195
7.6.1 l.sys取指階段的組閤邏輯輸齣 196
7.6.2 l.sys取指階段的時序邏輯輸齣 196
7.6.3 l.sys譯碼階段的組閤邏輯輸齣 197
7.6.4 l.sys譯碼階段的時序邏輯輸齣 198
7.6.5 l.sys執行階段的組閤邏輯輸齣 199
7.6.6 l.sys執行階段的時序邏輯輸齣 201
7.6.7 異常處理過程——FLU1狀態 207
7.6.8 異常處理過程——FLU2狀態 211
7.6.9 異常處理過程——FLU3狀態 212
7.6.10 異常處理過程——FLU4狀態 212
7.6.11 異常處理過程——FLU5狀態 213
7.6.12 l.sys分析小結 214
7.7 l.trap指令分析 215
7.7.1 l.trap譯碼階段的時序邏輯輸齣 216
7.7.2 l.trap執行階段的組閤邏輯輸齣 216
7.7.3 l.trap執行階段的時序邏輯輸齣 216
7.7.4 異常處理過程——FLU1狀態 217
7.7.5 異常處理過程——FLU2狀態 217
7.7.6 l.trap分析小結 218
7.8 l.rfe指令分析 218
7.8.1 l.rfe取指階段的組閤邏輯輸齣 219
7.8.2 l.rfe取指階段的時序邏輯輸齣 219
7.8.3 l.rfe譯碼階段的組閤邏輯輸齣 220
7.8.4 l.rfe譯碼階段的時序邏輯輸齣 221
7.8.5 l.rfe執行階段第1個時鍾周期的組閤邏輯輸齣 223
7.8.6 l.rfe執行階段第2個時鍾周期的組閤邏輯輸齣 224
7.8.7 l.rfe執行階段第2個時鍾周期的時序邏輯輸齣 225
7.9 繼續完善流水綫數據通路圖 226
第8章 乘法、除法類指令剖析 228
8.1 串行乘法與並行乘法 228
8.1.1 串行乘法 228
8.1.2 並行乘法 229
8.2 串行除法與並行除法 230
8.2.1 串行除法 230
8.2.2 並行除法 231
8.3 乘法、除法類指令說明 232
8.4 OR1200中關於乘法、除法的一些配置 234
8.5 分析用例 234
8.6 l.mul指令分析（串行乘法） 238
8.6.1 l.mul取指階段的組閤邏輯輸齣 239
8.6.2 l.mul取指階段的時序邏輯輸齣 240
8.6.3 l.mul譯碼階段的組閤邏輯輸齣 240
8.6.4 l.mul譯碼階段的時序邏輯輸齣 241
8.6.5 l.mul執行階段第1個時鍾周期的組閤邏輯輸齣 243
8.6.6 l.mul執行階段第1個時鍾周期的時序邏輯輸齣 245
8.6.7 l.mul執行階段第2個時鍾周期的組閤邏輯輸齣 247
8.6.8 l.mul執行階段第2個時鍾周期的時序邏輯輸齣 249
8.6.9 l.mul執行階段第33個時鍾周期的時序邏輯輸齣 250
8.6.10 l.mul執行階段第34個時鍾周期的組閤邏輯輸齣 250
8.6.11 l.mul執行階段第34個時鍾周期的時序邏輯輸齣 252
8.6.12 l.mul執行階段第35個時鍾周期的時序邏輯輸齣 252
8.6.13 l.mul分析小結 252
8.7 l.mul指令分析（並行乘法） 253
8.7.1 l.mul執行階段第1個時鍾周期的組閤邏輯輸齣（並行乘法） 253
8.7.2 l.mul執行階段第1個時鍾周期的時序邏輯輸齣（並行乘法） 254
8.7.3 l.mul執行階段第2個時鍾周期的組閤邏輯輸齣（並行乘法） 255
8.7.4 l.mul執行階段第2個時鍾周期的時序邏輯輸齣（並行乘法） 256
8.7.5 l.mul執行階段第3個時鍾周期的時序邏輯輸齣（並行乘法） 256
8.7.6 l.mul執行階段第4個時鍾周期的組閤邏輯輸齣（並行乘法） 256
8.7.7 l.mul執行階段第4個時鍾周期的時序邏輯輸齣（並行乘法） 257
8.7.8 l.mul執行階段第5個時鍾周期的時序邏輯輸齣（並行乘法） 257
8.7.9 l.mul分析小結（並行乘法） 257
8.8 l.mac指令分析 257
8.8.1 l.mac執行階段第1個時鍾周期的組閤邏輯輸齣 259
8.8.2 l.mac執行階段第1個時鍾周期的時序邏輯輸齣 260
8.8.3 l.mac執行階段第2個時鍾周期的組閤邏輯輸齣 261
8.8.4 l.mac執行階段第2個時鍾周期的時序邏輯輸齣 261
8.8.5 後l.mac執行階段第1個時鍾周期的時序邏輯輸齣 262
8.8.6 後l.mac執行階段第2個時鍾周期的時序邏輯輸齣 262
8.8.7 l.mac指令分析小結 263
8.9 l.div指令分析（串行除法） 263
8.10 繼續完善流水綫數據通路圖 266
第9章 加載存儲類指令剖析 268
9.1 加載存儲類指令說明 268
9.2 分析用例 270
9.3 l.sb指令分析 274
9.3.1 l.sb取指階段的組閤邏輯輸齣 276
9.3.2 l.sb取指階段的時序邏輯輸齣 276
9.3.3 l.sb譯碼階段的組閤邏輯輸齣 276
9.3.4 l.sb譯碼階段的時序邏輯輸齣 278
9.3.5 l.sb執行階段第1個時鍾周期的組閤邏輯輸齣 280
9.3.6 l.sb執行階段第2個時鍾周期的組閤邏輯輸齣 286
9.3.7 l.sb執行階段第2個時鍾周期的時序邏輯輸齣 287
9.3.8 l.sb指令分析小結 287
9.4 l.lbs指令分析 288
9.4.1 l.lbs執行階段第1個時鍾周期的組閤邏輯輸齣 290
9.4.2 l.lbs執行階段第2個時鍾周期的組閤邏輯輸齣 291
9.4.3 l.lbs執行階段第2個時鍾周期的時序邏輯輸齣 294
9.4.4 l.lbs指令分析小結 294
9.5 對齊異常處理流程 295
9.6 三級流水綫還是五級流水綫 297
9.7 完整的流水綫數據通路圖 298
第10章 MMU剖析 301
10.1 MMU的作用及工作過程 301
10.2 TLB的作用及工作過程 303
10.3 IMMU分析 305
10.3.1 IMMU結構 305
10.3.2 IMMU中的特殊寄存器 307
10.3.3 OR1200中關於IMMU的一些配置 308
10.3.4 ITLB代碼分析 309
10.3.5 IMMU使用情景 313
10.3.6 分析用例 313
10.3.7 IMMU使用情景之一——指令取指階段ITLB命中且無頁錯誤情況下IMMU工作分析 324
10.3.8 IMMU使用情景之二——指令取指階段ITLB未命中情況下IMMU工作分析 329
10.3.9 IMMU使用情景之三——指令取指階段ITLB命中但有頁錯誤情況下IMMU工作分析 333
10.3.10 IMMU使用情景之四——l.mtspr執行階段IMMU工作分析 333
10.3.11 IMMU使用情景之五——l.mfspr執行階段IMMU工作分析 335
10.3.12 IMMU分析小結 336
10.4 DMMU分析 336
10.4.1 DTLB結構圖 337
10.4.2 DMMU中的特殊寄存器 337
10.4.3 DMMU使用情景 338
第11章 基於OR1200的一個簡單SOPC 340
11.1 簡單SOPC的結構 340
11.2 Wishbone總綫互聯矩陣WB_CONMAX 341
11.3 掛接在互聯矩陣WB_CONMAX下的RAM模塊 342
11.4 SOPC頂層文件 344
11.5 ModelSim新建工程min_or1200_sopc 346
11.6 示例程序 348
第12章 ICache剖析 350
12.1 Cache基本知識 350
12.1.1 Cache的作用 350
12.1.2 Cache的結構與工作過程 351
12.2 OR1200中Cache簡介 352
12.3 ICache結構 353
12.3.1 ICache模塊與其餘模塊的連接關係 353
12.3.2 ICache中數據部分 354
12.3.3 ICache中控製部分 356
12.3.4 ICache數據部分與控製部分的對外接口 357
12.4 ICache中的特殊寄存器 358
12.5 ICache使用情景 358
12.6 分析用例 359
12.7 ICache使用情景之一——l.mtspr執行階段ICache工作分析 364
12.7.1 執行階段的組閤邏輯輸齣 364
12.7.2 執行階段的時序邏輯輸齣 364
12.8 ICache使用情景之二——指令取指階段ICache失靶情況下ICache工作分析 365
12.8.1 第1個時鍾周期的組閤邏輯輸齣 365
12.8.2 第1個時鍾周期的時序邏輯輸齣 368
12.8.3 第2個時鍾周期的組閤邏輯輸齣 370
12.8.4 第2個時鍾周期的時序邏輯輸齣 371
12.8.5 第n個時鍾周期的組閤邏輯輸齣 373
12.8.6 第n個時鍾周期的時序邏輯輸齣 373
12.8.7 第n+1個時鍾周期的組閤邏輯輸齣 375
12.8.8 第2n個時鍾周期的組閤邏輯輸齣 376
12.8.9 第2n個時鍾周期的時序邏輯輸齣 377
12.8.10 第2n+1個時鍾周期的組閤邏輯輸齣 378
12.8.11 第3n個時鍾周期的組閤邏輯輸齣 379
12.8.12 第3n個時鍾周期的時序邏輯輸齣 379
12.8.13 第3n+1個時鍾周期的組閤邏輯輸齣 379
12.8.14 第4n個時鍾周期的組閤邏輯輸齣 379
12.8.15 第4n個時鍾周期的時序邏輯輸齣 380
12.8.16 第4n+1個時鍾周期的組閤邏輯輸齣 380
12.8.17 ICache失靶時工作過程小結 381
12.9 ICache使用情景之三——指令取指階段ICache命中情況下ICache工作分析 381
12.9.1 第1個時鍾周期的組閤邏輯輸齣 382
12.9.2 第1個時鍾周期的時序邏輯輸齣 382
12.9.3 第2個時鍾周期的組閤邏輯輸齣 383
12.10 ICache使用情景之四——指令取指階段內存頁禁止緩存情況下ICache工作分析 384
12.10.1 第1個時鍾周期的組閤邏輯輸齣 384
12.10.2 第1個時鍾周期的時序邏輯輸齣 385
12.10.3 第2個時鍾周期的組閤邏輯輸齣 385
12.10.4 第2個時鍾周期的時序邏輯輸齣 386
12.10.5 第3個時鍾周期的組閤邏輯輸齣 386
12.10.6 第n個時鍾周期的組閤邏輯輸齣 387
12.10.7 第n個時鍾周期的時序邏輯輸齣 387
第13章 DCache剖析 389
13.1 DCache的特彆之處 389
13.2 DCache結構 390
13.2.1 DCache模塊與其餘模塊的連接關係 391
13.2.2 DCache中數據部分 392
13.2.3 DCache中控製部分 394
13.2.4 DCache數據部分與控製部分的對外接口 395
13.3 DCache中的特殊寄存器 396
13.4 DCache使用情景 397
13.5 分析用例 398
13.5.1 修改已有的簡單SOPC 398
13.5.2 分析用例 398
13.6 DMMU地址翻譯 405
13.7 DCache使用情景之一——存儲指令執行階段DCache失靶 405
13.7.1 通寫法下DCache工作過程分析 406
13.7.2 迴寫法下DCache工作過程分析 413
13.8 DCache使用情景之二——存儲指令執行階段DCache命中 422
13.8.1 通寫法下DCache工作過程分析 422
13.8.2 迴寫法下DCache工作過程分析 424
13.9 DCache使用情景之三——l.mtspr指令寫DCache中特殊寄存器 427
13.9.1 通寫法策略下指令l.mtspr寫DCBIR、DCBFR的過程分析 428
13.9.2 迴寫法策略下指令l.mtspr寫DCBIR的過程分析 429
13.9.3 迴寫法策略下指令l.mtspr寫DCBWR的過程分析 431
13.9.4 迴寫法策略下指令l.mtspr寫DCBFR的過程分析 437
13.10 DCache分析小結 438
第14章 Store Buffer（SB）剖析 440
14.1 SB模塊的作用與工作過程 440
14.2 SB模塊的結構 441
14.2.1 SB模塊的對外連接關係 441
14.2.2 SB模塊內部結構 442
14.2.3 SB模塊有關的宏定義 442
14.3 示例程序 442
14.4 SB模塊代碼分析 444
14.4.1 FIFO分析 444
14.4.2 SB分析 447
第15章 WB_BIU剖析 450
15.1 WB_BIU模塊的對外連接關係 450
15.2 Wishbone寄存反饋總綫周期 451
15.3 WB_BIU代碼分析 454
15.3.1 WB_BIU中的有限狀態機 455
15.3.2 總綫時鍾與處理器時鍾不同時的處理代碼 462
第16章 PM、TT、PIC剖析 466
16.1 電源管理模塊PM分析 466
16.1.1 PM介紹 466
16.1.2 PM模塊的對外連接關係、特殊寄存器及相關宏定義 466
16.1.3 PM代碼分析 468
16.2 計時器單元TT分析 471
16.2.1 TT介紹 471
16.2.2 TT的對外連接關係及相關宏定義 472
16.2.3 TT代碼分析 473
16.2.4 計時器中斷響應過程 475
16.3 可編程中斷控製器PIC分析 477
16.3.1 PIC介紹 477
16.3.2 PIC的對外連接關係及相關宏定義 478
16.3.3 PIC代碼分析 479
· · · · · · (收起)