第1章　反相器　1
1.1　直流特性　1
1.2　開關特性　5
1.3　反相器的版圖　10
1.4　驅動大容性負載的反相器尺寸　12
1.5　其他類型反相器　17
第2章　靜態邏輯門　21
2.1　與非門及或非門的直流特性　21
2.1.1　與非門的直流特性　21
2.1.2　或非門的直流特性　24
2.2　或非門和與非門的版圖設計　25
2.3　開關特性　26
2.3.1　與非門　28
2.3.2　輸入的數目　31
2.4　復雜的CMOS邏輯門　32
第3章　鍾控電路　43
3.1　CMOS傳輸門　43
3.2　傳輸門的應用　46
3.3　鎖存器和觸發器　48
3.4　實例　56
第4章　動態邏輯門　63
4.1　動態邏輯基礎　63
4.1.1　電荷泄漏　63
4.1.2　動態電路仿真　66
4.1.3　不交迭時鍾的産生　67
4.1.4　動態電路中的CMOS　TG　68
4.2　鍾控CMOS邏輯　69
第5章　VLSI版圖設計實例　77
5.1　芯片版圖　77
5.2　版圖設計流程　87
第6章　存儲器電路　97
6.1　陣列結構　98
6.1.1　存儲單元存取基礎　98
6.1.2　摺疊陣列　105
6.1.3　芯片組織結構　110
6.2　外圍電路　111
6.2.1　讀齣放大器設計　111
6.2.2　行　列解碼器　120
6.2.3　行驅動器　125
6.3　存儲單元　126
6.3.1　SRAM單元　127
6.3.2　隻讀存儲器　128
6.3.3　浮柵存儲器　129
第7章　調製感測　147
7.1　定性討論　147
7.1.1　調製實例　148
7.1.2　在閃存中采用調製進行感測　151
7.2　感測阻性存儲器　161
7.3　感測CMOS成像器　168
第8章　專用CMOS電路　187
8.1　施密特觸發器　187
8.1.1　施密特觸發器的設計　188
8.1.2　施密特觸發器的應用　190
8.2　多諧振蕩器　192
8.2.1　單穩態多諧振蕩器　193
8.2.2　非穩態多諧振蕩器　194
8.3　輸入緩衝器　195
8.3.1　基本電路　195
8.3.2　差分電路　198
8.3.3　直流參考源　202
8.3.4　降低緩衝器的輸入阻抗　204
8.4　電荷泵(電壓産生電路)　206
8.4.1　提高輸齣電壓　208
8.4.2　産生更高的電壓：迪剋森電荷泵　208
8.4.3　實例　211
第9章　數字鎖相環　215
9.1　鑒相器　216
9.1.1　異或鑒相器　216
9.1.2　鑒頻鑒相器　221
9.2　壓控振蕩器　224
9.2.1　電流匱乏型壓控振蕩器　225
9.2.2　源耦閤壓控振蕩器　229
9.3　環路濾波器　231
9.3.1　異或數字鎖相環　231
9.3.2　鑒頻鑒相器數字鎖相環　238
9.4　係統考量　246
9.5　延遲鎖定環路　256
9.6　實例　260
9.6.1　一個2GHz的延遲鎖定環路　260
9.6.2　1Gbit/s的時鍾恢復電路　266
附錄　277
· · · · · · (收起)