第1章 淺談FPGA技術、優勢、學習途徑 （1）
1．1　FPGA的誕生、發展 （1）
1．1．1　FPGA的誕生 （1）
1．1．2　FPGA的發展與未來 （4）
1．1．3　博弈，在入門之前 （7）
1．2　Altera FPGA介紹及發展、應用 （8）
1．2．1　Altera公司介紹 （8）
1．2．2　Altera産品介紹 （9）
1．2．3　Altera FPGA的開發平颱 （15）
1．2．4　Altera FPGA的動態與應用 （17）
1．2．5　Altera FPGA的應用 （20）
1．2．6　對比ARM與DSP，認清FPGA （23）
1．3　善用網絡資源，不斷總結自我 （26）
第2章 Quartus II 13．0套件的下載及安裝 （29）
2．1　寫在前麵的話 （29）
2．2　Quartus II 13．0軟件下載 （30）
2．3　Quartus II 13．0組件安裝 （32）
2．4　Quartus II 13．0 Device安裝 （36）
2．5　USB Blaster下載器驅動程序的安裝 （39）
第3章 Verilog HDL設計與Testbench文件架構 （43）
3．1　Verilog HDL設計 （43）
3．1．1　Verilog HDL與VHDL的對比 （43）
3．1．2　Verilog HDL的發展 （44）
3．1．3　Verilog HDL代碼設計風格 （45）
3．2　Testbench文件架構 （50）
3．2．1　Testbench的介紹 （50）
3．2．2　Testbench代碼設計風格 （51）
3．3　Quartus II工程目錄文件夾的定製 （54）
第4章 MAX II CPLD/Cyclone II/IV FPGA PCB Layout設計 （56）
4．1　淺談PCB Layout （56）
4．2　MAX II CPLD核心電路設計 （57）
4．2．1　MAX II CPLD背景及簡介 （57）
4．2．2　EPM240T100C5N設計需求研究及分析 （59）
4．2．3　EPM240T100C5N核心闆原理圖設計 （63）
4．2．4　EPM240T100C5N核心闆布局布綫 （67）
4．3　Cyclone II FPGA核心電路設計 （68）
4．3．1　Cyclone II FPGA背景及簡介 （68）
4．3．2　Cyclone II數據手冊解讀與EP2C8Q208C8N的設計研究 （69）
4．3．3　EP2C8Q208C8N核心闆原理圖設計 （81）
4．3．4　FPGA核心闆Layout注意事項 （90）
4．4　Cyclone IV FPGA核心電路設計 （93）
4．4．1　Cyclone IV FPGA簡介 （93）
4．4．2　Cyclone IV FPGA數據手冊分析與EP4CE6E22C8N的設計研究 （95）
4．4．3　Cyclone IV FPGA核心電路設計 （101）
4．5　FPGA/CPLD電路焊接、調試經驗總結 （105）
4．6　本書配套FPGA開發平颱硬件介紹 （108）
4．6．1　VIP_Board 3．0硬件資源介紹 （109）
4．6．2　VIP_Board 3．0相關外設實物介紹 （110）
第5章 4位計數器的設計與仿真驗證 （115）
5．1　寫在前麵的話 （115）
5．2　FPGA/CPLD開發流程 （115）
5．3　基於Quartus II 13．0的4位計數器設計流程 （117）
5．3．1　Quartus II 工程的創建 （117）
5．3．2　4位計數器的邏輯電路設計 （120）
5．3．3　Quartus II編譯流程與工程設置分析 （123）
5．4　基於Modelsim-Altera 10．1d的4位計數器仿真驗證流程 （134）
5．4．1　關於FPGA設計的各種仿真概念分析 （135）
5．4．2　Modelsim版本的簡要介紹 （136）
5．4．3　Modelsim工程的創建 （136）
5．4．4　Testbench激勵文件的編寫 （139）
5．4．5　Modelsim波形的仿真與分析 （142）
5．5　設計思路的驗證與總結 （149）
第6章 LED驅動電路設計 （151）
6．1　LED驅動電路設計方案1――入門 （151）
6．1．1　LED驅動電路設計方案 （151）
6．1．2　8位LED的自加顯示實驗 （153）
6．2　LED驅動電路設計方案2――升級 （164）
6．2．1　LED電路設計方案 （164）
6．2．2　74HC595驅動分析與實現 （166）
6．3　8位LED跑馬燈顯示實驗 （176）
6．4　LED特效呼吸燈的設計 （183）
6．4．1　PWM協議的基本介紹 （183）
6．4．2　LED呼吸燈的設計 （184）
第7章 獨立按鍵與矩陣鍵盤的FPGA驅動電路實現 （195）
7．1　按鍵及其工作模式介紹 （195）
7．1．1　按鍵抖動原理分析 （196）
7．1．2　硬件消抖動 （196）
7．1．3　軟件消抖動 （198）
7．2　獨立按鍵的FPGA驅動電路設計 （198）
7．2．1　獨立按鍵電路設計 （198）
7．2．2　FSM狀態機的Verilog HDL介紹 （199）
7．2．3　FPGA按鍵驅動設計方案1 （202）
7．2．4　FPGA按鍵驅動設計方案2 （216）
7．3　矩陣鍵盤的FPGA驅動電路設計 （221）
7．3．1　工作原理及電路設計 （221）
7．3．2　FPGA矩陣鍵盤驅動設計 （223）
第8章 “Hello World”的LCD1602顯示驅動實現 （235）
8．1　LCD1602介紹及硬件設計 （235）
8．1．1　LCD1602字符液晶介紹 （235）
8．1．2　LCD1602硬件電路設計 （236）
8．1．3　LCD1602的時序及初始化分析 （239）
8．2　LCD1602的FPGA驅動電路實現 （243）
8．2．1　LCD1602的C語言實現方案 （244）
8．2．2　LCD1602的Verilog HDL實現方案 （245）
第9章 優化設計FPGA全局時鍾管理模塊 （258）
9．1　異步復位，同步釋放機製 （258）
9．1．1　組閤電路中的競爭-冒險 （259）
9．1．2　時序電路中的競爭-冒險 （260）
9．2　PLL的全局時鍾管理模塊設計 （264）
9．3　Quartus II IP核介紹及PLL的定製 （273）
9．3．1　Quartus II IP核的介紹 （273）
9．3．2　PLL IP核的定製與分析 （279）
9．4　帶PLL的全局時鍾管理模塊設計 （287）
第10章　基於FPGA與MCU通信的SPI協議設計 （293）
10．1　SPI總綫協議介紹及硬件的設計 （293）
10．1．1　SPI總綫協議介紹 （293）
10．1．2　STM8的硬件電路設計 （295）
10．1．3　SPI總綫協議時序分析 （297）
10．2　SPI總綫協議的通信實現 （298）
10．2．1　STM8的SPI總綫收發設計 （298）
10．2．2　邊沿檢測電路的FPGA實現 （300）
10．2．3　SPI通信的數據接收模塊設計 （302）
10．2．4　SPI通信的數據發送模塊設計 （311）
第11章　基於FPGA與PC通信的UART串口設計 （319）
11．1　追根溯源透析串口通信 （319）
11．1．1　串口通信簡介 （319）
11．1．2　串口波特率 （322）
11．1．3　串口協議分析 （322）
11．2　串口電路的設計 （323）
11．2．1　TTL轉RS-232電路的設計 （323）
11．2．2　USB→UART轉換電路設計 （324）
11．2．3　UART電路的調試 （325）
11．3　細說真正的任意分頻 （326）
11．3．1　分頻電路的重要性 （326）
11．3．2　任意頻率發生器原理 （326）
11．3．3　任意頻率發生器的驗證 （328）
11．4　串口通信的硬件實現 （332）
11．4．1　uart_receiver接收模塊的設計 （332）
11．4．2　uart_transfer發送模塊的設計 （340）
11．4．3　PC2FPGA UART聯調測試 （344）
第12章 基於FPGA的VGA驅動顯示設計 （351）
12．1　VGA接口、時序及驅動電路設計 （351）
12．1．1　VGA接口介紹 （351）
12．1．2　VGA時序分析 （353）
12．1．3　RGB三原色模型 （356）
12．1．4　VGA驅動電路設計 （359）
12．2　VGA驅動的FPGA實現 （364）
12．2．1　VGA驅動時序電路的設計 （364）
12．2．2　任意分辨率的VGA顯示控製器設計 （376）
12．3 “Hello World”的VGA顯示驅動實現 （379）
12．3．1 “Hello World”字模的提取 （379）
12．3．2　C2Mif軟件的介紹與Mif文件的生成 （382）
12．3．3　VGA字符顯示的FPGA實現 （386）
第13章 基於SDRAM的VGA顯示控製器的設計與實現 （391）
13．1　跨時鍾域數據交互 （391）
13．2　SDRAM的介紹及其控製器的移植與優化 （395）
13．2．1　SDRAM的特性及時序驅動介紹 （395）
13．2．2　SDRAM的硬件驅動電路設計 （399）
13．2．3　SDRAM控製器的移植與優化 （401）
13．2．4　Sdram_Control_2Port的封裝與協議製定 （418）
13．3　基於SDRAM的VGA顯示控製器的實現 （423）
第14章 基於OV7725的攝像頭視頻圖像采集係統 （435）
14．1　係統框架設計思路分析 （436）
14．1．1　係統框架分析 （436）
14．1．2　算法的實現流程 （437）
14．2　OV7725攝像頭介紹與視頻采集實現 （440）
14．2．1　CMOS攝像頭的簡介 （440）
14．2．2　OV7725的特性介紹及驅動電路設計 （442）
14．2．3　OV7725 SCCB接口及寄存器介紹 （447）
14．2．4　OV7725感光陣列與視頻時序分析 （456）
14．2．5　OV7725寄存器I2C初始化設計 （459）
14．2．6　OV7725的視頻采集模塊設計 （474）
14．3　OV7725視頻圖像顯示的實現 （492）
14．4　本章小結 （502）
第15章 基於FPGA的係統設計 （504）
15．1　FPGA芯片選型 （504）
15．2　FPGA的與眾不同――PCB布局在設計原理圖之前 （511）
15．3　存儲器的選型 （512）
15．4　FPGA外圍器件的選擇與設計 （513）
15．4．1　電阻 （514）
15．4．2　電容 （514）
15．4．3　磁珠 （517）
15．4．4　保險絲 （519）
15．5　基於核心闆的係統設計 （521）
15．6　基於低功耗係統的電源選型 （522）
15．7　高速係統的PCB設計要點 （527）
15．7．1　結構布局 （527）
15．7．2　電路闆的多層設計 （527）
15．7．3　過孔設計要點 （528）
15．7．4　防止串擾的布綫原則 （529）
15．7．5　差分綫布綫原則 （529）
15．7．6　開關電源PCB設計要點 （530）
15．8　本章小結 （531）
第16章 基於高速相機的嵌入式視覺處理係統設計 （532）
16．1　視覺處理係統概述 （532）
16．2　嵌入式視覺處理係統結構設計 （533）
16．3　芯片選型 （535）
16．4　基於Camera Link工業相機接口的硬件設計 （537）
16．5　基於Camera Link接口的FPGA程序設計要點 （541）
16．6　基於VGA接口的圖像的實時縮小與算法結構 （542）
16．7　FPGA與DSP的協同工作模式 （545）
16．8　乒乓操作的進階――零延時數據傳輸 （545）
16．9　係統調試 （546）
16．10 本章小結 （547）
· · · · · · (收起)