實例1 單端傳輸綫阻抗分析
1．1 創建 ADS 項目文件
1．2 仿真電路建立
1．3 電路優化
1．4 版圖仿真設定
1．5 電磁仿真
1．6 CILD工具使用
實例2 差分傳輸綫分析
2．1 創建 ADS 項目文件
2．2 差分綫版圖元件創建
2．3 差分綫損耗串擾仿真
2．4 差分綫阻抗分析
2．5 單端S參數到差分/共模S參數的轉換
2．6 SnP文件導入
實例3 傳輸綫及三維連接器TDR仿真
3．1 PCB TDR仿真實驗
3．2 PCB及連接器TDR仿真實驗
實例4 基於測量的通道建模
4．1 通道測量結果顯示
4．2 通道時域特性仿真
4．3 建立通道模型
4．4 通道模型的優化
4．5 使用優化通道模型進行仿真
實例5 PCB闆材寬帶參數提取
5．1 測量文件的導入和驗證
5．2 AFR和測量結果去嵌入
5．3 介電常數擬閤
實例6 CEI-25G-LR通道特性一緻性分析
6．1 建立通道模型並仿真
6．2 通過AEL 腳本語言自定義測量函數
6．3 插入損耗麯綫
6．4 擬閤插入損耗麯綫
6．5 插入損耗麯綫偏差
6．6 迴波損耗麯綫
6．7 綜閤串擾噪聲
實例7 高速串行鏈路的通道仿真
7．1 PCIE通道模型
7．2 基本的通道仿真
7．3 串擾（Xtalk） 對通道性能的影響
7．4 CTLE均衡
7．5 FFE均衡
7．6 DFE均衡
7．7 通道的階躍響應與衝擊響應
7．8 IBIS-AMI模型仿真
7．9 通道參數掃描與最優化
實例8 使用IBIS-AMI模型分析高速串行鏈路實測波形
8．1 測量波形
8．2 通道建模
8．3 模型驗證
8．4 AMI模型的後處理和分析
8．5 掃描參數
實例9 光通道IBIS-AMI模型創建及驗證
9．1 在SystemVue中進行光通道IBIS-AMI模型創建
9．2 在ADS中進行光通道IBIS-AMI模型驗證
實例10 Cadence Allegro版圖的提取、導入及仿真
10．1 AllegroDFI插件的安裝及設置
10．2 在Allegro軟件中使用AllegroDFI插件進行版圖提取
10．3 創建ADS工程，導入Allegro版圖
10．4 查看導入的版圖
10．5 Momentum設置及仿真
10．6 將電磁場仿真結果代入ADS原理圖進行仿真
實例11 DDR4仿真及一緻性測試
11．1 DDR4一緻性測試關鍵指標
11．2 DDR4一緻性測試步驟
實例12 DDR BUS仿真器
12．1 DDR4一緻性測試麵臨的挑戰
12．2 DDR BUS仿真設置實例
實例13 電源完整性分析――電源網絡阻抗分析
13．1 版圖的截取與導入
13．2 將ADFI導齣的版圖導入到ADS
13．3 EM setup設置
13．4 PDN阻抗響應
附錄A ADS信號完整性仿真常見問題及解答
· · · · · · (收起)