FPGA應用開發和仿真 pdf epub mobi txt 電子書 下載2025

前言
第1章　數字電路基礎
1.1　模擬電路與數字電路
1.2　二進製相關知識
1.2.1　二進製和其他進製
1.2.2　進製間的相互轉換
1.2.3　二進製的四則運算
1.3　二進製在電路中的錶達
1.3.1　有限字長和補碼
1.3.2　負數、有符號數和無符號數
1.4　門電路和基本邏輯運算
1.4.1　非門、與門和或門
1.4.2　與非門和或非門
1.4.3　異或門和同或門
1.4.4　三種錶達形式的轉換
1.4.5　基本門的電路實現
1.4.6　三態輸齣和漏極開路輸齣
1.4.7　波形圖
1.4.8　門電路的一些非典型應用
1.5　邏輯代數
1.5.1　基本定律
1.5.2　錶達式的代數化簡法
1.5.3　卡諾圖化簡法
1.6　基本組閤邏輯
1.6.1　編碼器和譯碼器
1.6.2　未定義的輸入狀態
1.6.3　數據選擇器
1.6.4　延遲和競爭冒險
1.6.5　加法器
1.6.6　乘法器
1.6.7　數值比較器
1.7　鎖存器
1.7.1　SR鎖存器
1.7.2　D鎖存器
1.8　觸發器
1.8.1　D觸發器、時鍾和使能
1.8.2　D觸發器的異步和同步復位
1.8.3　D觸發器的建立時間、保持時間和傳輸延遲
1.8.4　其他觸發器
1.9　時序邏輯
1.9.1　移位寄存器和串-並互換
1.9.2　延遲鏈
1.9.3　分頻器
1.9.4　計數器
1.9.5　同步時序邏輯
1.9.6　纍加器
1.10　存儲器
1.10.1　存儲器容量和類型
1.10.2　SRAM
1.10.3　雙端口SRAM
1.10.4　同步SRAM
1.11　小數
1.11.1　定點小數及其範圍和誤差
1.11.2　定點小數的運算
1.11.3　浮點小數
第2章　Verilog HDL和SystemVerilog
2.1　硬件描述語言簡介
2.2　設計方法和流程
2.3　標識符和關鍵字
2.4　值、數和字麵量
2.4.1　整型常數
2.4.2　浮點常數
2.4.3　時間常數和字符串常數
2.5　綫網
2.6　變量
2.7　參數和常量
2.8　類型和位寬轉換
2.9　操作符和錶達式
2.9.1　位選取操作符
2.9.2　位拼接和流運算符
2.9.3　按位邏輯運算符
2.9.4　縮減運算符
2.9.5　移位
2.9.6　自增賦值和自減賦值
2.9.7　條件判斷相關運算符
2.9.8　條件運算符
2.9.9　let語句
2.10　結構和聯閤
2.11　數組
2.12　賦值、過程和塊
2.12.1　賦值的延遲
2.12.2　賦值的強度
2.12.3　流程控製語句
2.12.4　always過程
2.12.5　阻塞和非阻塞賦值
2.13　模塊
2.14　接口
2.15　生成塊
2.16　任務和函數
2.17　包
2.18　係統任務和函數
2.18.1　顯示相關
2.18.2　文件相關
2.18.3　存儲器相關
2.18.4　仿真相關
2.18.5　錯誤和信息
2.18.6　類型轉換和數學函數
2.19　編譯指令
第3章　ModelSim和仿真
3.1　仿真和測試的相關概念
3.2　測試代碼編寫
3.2.1　時鍾的産生
3.2.2　復位的産生
3.2.3　一般輸入的産生
3.3　ModelSim軟件仿真流程
3.3.1　主界麵簡介
3.3.2　創建工程
3.3.3　嚮工程中添加文件
3.3.4　開始仿真
3.3.5　帶有信號和波形的例子
3.4　波形和格式
第4章　Verilog基本應用
4.1　代碼風格
4.2　常用組閤邏輯單元的描述
4.2.1　編碼器和譯碼器
4.2.2　數據選擇器
4.3　常用時序邏輯單元的描述
4.3.1　移位寄存器
4.3.2　延遲鏈
4.3.3　計數器
4.3.4　纍加器
4.4　時鍾域和使能
4.5　跨時鍾域問題
4.5.1　域外慢速跳沿
4.5.2　域間狀態傳遞
4.5.3　域間事件傳遞
4.5.4　域間數據傳遞
4.6　存儲器及其初始化
4.6.1　各種模式的存儲器描述
4.6.2　存儲器的初始化
4.7　用存儲器實現延遲鏈
4.8　單時鍾FIFO
4.9　雙時鍾FIFO
4.10　用戶按鍵和數碼LED
4.10.1　用戶按鍵處理
4.10.2　數碼LED
4.11　PWM和死區
4.11.1　單端PWM
4.11.2　差分PWM
4.11.3　死區
4.12　正交增量編碼器接口
4.13　有限狀態機
4.13.1　秒錶例子
4.13.2　數字示波器觸發采樣例子
第5章　IO規範與外部總綫
5.1　單端信號和地
5.2　傳輸綫與端接
5.3　差分信號
5.4　高速串行接口
5.5　UART
5.5.1　UART規範介紹
5.5.2　發送器的設計
5.5.3　接收器的設計
5.5.4　UART收發仿真
5.6　SPI
5.6.1　SPI規範介紹
5.6.2　通用SPI主機設計
5.6.3　通用SPI從機設計
5.6.4　通用SPI主從機仿真
5.7　I2C
5.7.1　I2C規範介紹
5.7.2　通用I2C主機設計
5.7.3　通用I2C從機設計
5.7.4　通用I2C主從機仿真
5.8　I2S
5.8.1　I2S接口介紹
5.8.2　I2S收發器設計和仿真
第6章　片上係統的內部互連
6.1　簡單存儲器映射接口
6.1.1　從接口
6.1.2　與主機互連
6.1.3　主接口與仿真
6.2　流水綫與流式數據
6.3　等待、延遲和握手
6.3.1　等待和延遲
6.3.2　握手
6.4　AXI4-Lite接口
6.4.1　AXI4-Lite接口介紹
6.4.2　從機範例
6.4.3　主機範例
6.4.4　主從機仿真
6.5　AXI4接口
6.6　AXI4-Stream接口
6.6.1　AXI4-Stream接口介紹
6.6.2　範例和仿真
第7章　數字信號處理應用
7.1　基礎知識簡介
7.1.1　信號、係統和傳輸函數
7.1.2　基本元件的傳輸函數
7.1.3　采樣率和采樣定律
7.1.4　離散量化信號的信噪比
7.2　數值計算
7.2.1　乘法
7.2.2　除法
7.2.3　平方根
7.2.4　定點小數
7.3　數字頻率閤成
7.3.1　DDS
7.3.2　坐標鏇轉機
7.4　FIR濾波器
7.5　IIR濾波器
7.6　采樣率變換
7.6.1　升采樣
7.6.2　降采樣
7.6.3　插零和抽取器
7.6.4　CIC濾波器
7.6.5　采樣率變換範例
7.7　快速傅裏葉變換
7.7.1　多周期實現
7.7.2　流水綫實現
7.8　PID控製器
第8章　數字通信應用
8.1　綫性反饋移位寄存器
8.2　循環冗餘校驗
8.3　基帶編解碼
8.4　基帶通道的範例和仿真
8.5　混頻和相乾解調
8.6　AM和ASK
8.6.1　調製
8.6.2　解調
8.6.3　調製解調仿真
8.7　PM和PSK
8.7.1　調製
8.7.2　解調
8.7.3　調製解調仿真
8.8　FM和FSK
8.8.1　調製
8.8.2　解調
8.8.3　調製解調仿真
8.9　QPSK和QAM
8.9.1　QAM調製
8.9.2　QAM解調
8.9.3　位同步和判決
8.9.4　調製解調仿真
8.10　載波同步和數字鎖相環
8.10.1　數字鎖相環恢復載波
8.10.2　QAM載波恢復仿真
附錄A　System Verilog關鍵字
附錄B　全書模塊依賴關係
· · · · · · (收起)