第1章 計算機組成原理概論
1.1 計算機係統的發展與應用
1.1.1 計算機的産生
1.1.2 計算機的發展
1.1.3 微型計算機的發展
1.1.4 計算機的應用
1.2 計算機的分類和性能指標
1.2.1 按計算機體係結構分類
1.2.2 按計算機的用途分類
1.2.3 按計算機的使用方式分類
1.2.4 按計算機的規模分類
1.2.5 計算機的性能指標
1.3 計算機係統的基本組成
1.3.1 計算機硬件係統
1.3.2 計算機軟件係統
1.3.3 計算機係統的層次結構
本章小結
習題1
第2章 計算機硬件基礎
2.1 半導體器件的開關特性
2.1.1 二極管的開關特性
2.1.2 三極管的開關特性
2.1.3 MOS管的開關特性
2.2 基本邏輯運算和基本門電路
2.2.1 邏輯變量和邏輯錶達式
2.2.2 邏輯門
2.2.3 邏輯代數的基本定律
2.2.4 邏輯函數的化簡
2.3 組閤邏輯電路實例
2.3.1 法器
2.3.2 算術邏輯部件
2.3.3 譯碼器
2.3.4 數據選擇器
2.4 時序邏輯電路
2.4.1 觸發器和鎖存器
2.4.2 寄存器
2.4.3 移位寄存器
2.4.4 計數器
2.5 計算機芯片的製造過程
2.5.1 製造芯片的準備階段
2.5.2 光刻蝕
2.5.3 摻雜
2.5.4 測試、切割和封裝
本章小結
習題2
第3章 信息編碼與數據錶示
3.1 數值數據的錶示
3.1.1 進位計數製
3.1.2 不同數製之間數的相互轉換
3.1.3 十進製數的編碼
3.2 數據格式
3.2.1 機器數
3.2.2 小數點的錶示方法
3.3 定點機器數錶示方法
3.3.1 原碼錶示法
3.3.2 補碼錶示法
3.3.3 反碼錶示法
3.3.4 移碼錶示法
3.3.5 定點機器數轉換
3.4 浮點機器數錶示方法
3.4.1 浮點數的格式
3.4.2 浮點數的規格化錶示
3.4.3 浮點數的錶示範圍
3.5 非數值數據的錶示
3.5.1 字符編碼
3.5.2 漢字編碼
3.6 校驗碼
3.6.1 奇偶校驗碼
3.6.2 海明校驗碼
3.6.3 循環冗餘檢驗碼
3.7 現代計算機係統的數據錶示
本章小結
習題3
第4章 運算方法與運算器
4.1 定點數的加減運算及實現
4.1.1 補碼加減運算及運算器
4.1.2 機器數的移位運算
4.1.3 移碼加減運算與判溢
4.1.4 十進製加法運算
4.2 定點數的乘法運算及實現
4.2.1 原碼乘法及實現
4.2.2 補碼乘法及實現
4.2.3 陣列乘法器
4.3 定點數除法運算及實現
4.3.1 原碼除法及實現
4.3.2 補碼除法及實現
4.3.3 陣列除法器
4.4 定點運算器的組成與結構
4.4.1 定點運算器的組成
4.4.2 定點運算器的內部總綫結構與通路
4.4.3 標誌寄存器
4.5 浮點運算及運算器
4.5.1 浮點加減運算
4.5.2 浮點乘法運算
4.5.3 浮點除法運算
4.5.4 浮點運算器
4.6 浮點運算器舉例
4.6.1 80x87算術協處理器
4.6.2 浮點運算流水綫
本章小結
習題4
第5章 存儲體係
5.1 存儲體係概述
5.1.1 存儲器的分類
5.1.2 存儲器的層次結構
5.2 主存儲器
5.2.1 主存儲器性能指標
5.2.2 主存儲器的工作原理
5.2.3 隨機讀寫存儲器
5.2.4 隻讀存儲器
5.2.5 高性能的主存儲器
5.3 主存儲器與CPu的連接
5.3.1 存儲器芯片介紹
5.3.2 存儲容量的擴展
5.3.3 主存儲器與CPU的連接
5.4 高速存儲器
5.4.1 雙端口存儲器
5.4.2 多體交叉存儲器
5.4.3 相聯存儲器
5.5 高速緩衝存儲器
5.5.1 Cache的基本原理
5.5.2 主存與Cache的地址映射方式
5.5.3 替換算法
5.5.4 寫策略
5.5.5 Cache的多層次設計
5.6 虛擬存儲器
5.7 外存儲器
5.7.1 磁盤存儲器
5.7.2 RAID
5.7.3 光盤存儲器
5.7.4 閃存盤
5.8 存儲保護
5.9 lA32架構的存儲係統舉例
5.9.1 P6微架構下的Cache
5.9.2 IntelNetBurst微架構下的Cache
5.9.3 IntelCore微架構的多核高效內存管理技術
本章小結
習顥5
第6章 指令係統
6.1 指令格式
6.1.1 指令操作碼與地址碼
6.1.2 指令字長和操作碼擴展
6.2 尋址方式
6.2.1 指令尋址
6.2.2 數據尋址
6.3 指令類型
6.4 指令係統概述
6.4.1 指令係統的要求
6.4.2 指令係統的發展
6.4.3 CISC的特點
6.4.4 RISC的特點
6.4.5 指令係統舉例
本章小結
習題6
第7章 控製器
7.1 控製器的組成及指令的執行
7.1.1 計算機的基本組成和功能
7.1.2 控製器的組成
7.1.3 時序係統
7.1.4 控製方式和時序的産生
7.1.5 係統結構和數據通路的設計
7.1.6 簡單計算機係統主機各部件的實現方案
7.1.7 指令的執行過程
7.2 硬布綫控製器
7.2.1 控製器的設計方法
7.2.2 硬布綫控製器的結構與原理
7.2.3 硬布綫控製器的時序係統
7.2.4 硬布綫控製器設計舉例
7.3 微程序控製器
7.3.1 微程序控製的基本概念和工作原理
7.3.2 簡單微程序控製器的設計
7.3.3 微程序設計技術
7.3.4 微程序控製方式下模型機的設計實例
7.3.5 模型機微程序設計
7.3.6 微程序控製器與硬布綫控製器的比較
本章小結
習題7
第8章 輸入輸齣係統
8.1 概述
8.1.1 輸入輸齣係統的構成
8.1.2 外設與CPU的連接
8.1.3 I／O指令格式
8.2 輸入輸齣接口
8.2.1 I／O接口的功能
8.2.2 I／O接口的組成
8.3 主機與外設交換信息的方式
8.3.1 程序查詢方式
8.3.2 程序中斷方式
8.3.3 直接存儲器訪問方式
8.3.4 通道與輸入輸齣處理機方式
8.4 中斷係統
8.4.1 中斷的基本概念
8.4.2 中斷請求與判優
8.4.3 中斷響應
8.4.4 中斷服務與返迴
本章小結
習題8
第9章 總綫
9.1 總綫的基本概念
9.1.1 總綫的特性
9.1.2 總綫的分類
9.1.3 總綫的性能指標
9.2 係統總綫的結構
9.3 總綫信息的傳送方式
9.4 總綫仲裁和定時
9.4.1 總綫仲裁
9.4.2 總綫的定時
9.5 實用總綫標準
9.5.1 ISA總綫
9.5.2 EISA總綫
9.5.3 PCI總綫
9.5.4 PCIExpress總綫
9.5.5 RS-232C／RS-485接口總綫
9.5.6 USB接口總綫
9.5.7 IEEE1394接口總綫
本章小結
習題9
第10章 流水綫與並行處理技術
10.1 流水綫原理
10.1.1 流水綫基本概念
10.1.2 流水綫分類
10.1.3 流水綫性能分析
10.2 流水綫相關及處理
10.2.1 結構相關
10.2.2 數據相關
10.2.3 控製相關
10.2.4 流水綫的中斷與處理
10.3 流水綫的調度方法
10.3.1 非綫性流水綫的靜態調度技術
10.3.2 流水綫的動態調度技術
10.4 高級流水綫技術
10.4.1 超標量流水綫技術
10.4.2 超流水綫技術
10.4.3 超標量超流水綫技術
10.4.4 超長指令字技術
10.4.5 嚮量流水技術
10.5 並行處理技術
10.5.1 並行處理技術的基本概念
10.5.2 SIMD陣列處理機
10.5.3 多處理機係統
10.6 Pentium微處理器的係統結構
10.6.1 PentiumⅡ微處理器
10.6.2 Pentium4微處理器
10.7 片上多核處理器架構
10.7.1 IntelCore微架構
10.7.2 IBMCell架構
本章小結
· · · · · · (收起)