第1章 引言 1.1 生命周期：開發仿真策略的動機 1.2 原型：互連高速數字信號 1.3 預加重 1.4 實時測試和測量的必要性 小結第2章 芯片到芯片的時域特性和仿真 2.1 根本原因 2.2 CMOS鎖存器 2.3 時序故障 2.4 建立和保持限製 2.5 芯片定時的公共時鍾 2.6 建立和保持SPICE仿真 2.7 定時預算 2.8 共同時鍾IO定時 2.9 使用標準負載的共同時鍾10定時 2.10 共同時鍾結構的限製 2.11 10電路內部 2.12 CMOS接收機 2.13 CMOS差分接收機 2.14 引腳電容 2.15 接收機的電流電壓特性 2.16 CMOS推挽式驅動器 2.17 輸齣阻抗 2.18 輸齣上升時間和下降時間 2.19 CMOS電流模驅動器 2.20 IO電路的行為建模 2.21 CMOS推挽式驅動器的行為模型 2.22 行為建模的假設條件 2.23 IBIS模型介紹 2.24 IBIS標題 2.25 IBIS引腳列錶 2.26 IBIS接收機模型 2.27 IBIS驅動器模型 2.28 行為建模的假設條件 2.29 SPICE模型與IBIS模型的比較 2.30 10電路模型的正確性和質量 小結第3章 信號路徑分析 3.1 傳輸綫環境 3.2 阻抗特性、反射與信號完整性 3.3 反射係數、阻抗和TDR的概念 3.4 觀察真實世界的電路特性 3.5 TDR分辨率因子 3.6 差分TDR測量 3.7 信號完整性應用的頻域測量 小結第4章 DDR2案例研究 4.1 從共同的前身演變而來 4.2 DDR2信號 4.3 寫時序 4.4 讀時序 4.5 對IO的逐漸認識 4.6 片外驅動器 4.7 片上終端 4.8 上升波形和下降波形 4.9 互連敏感度分析 4.10 導體損耗和介質損耗 4.11 阻抗容差 4.12 引腳到引腳的電容變化 4.13 字節內的長度變化 4.14 DIMM連接器串擾 4.15 參考電壓交流噪聲和電阻容差 4.16 邊坡降因子 4.17 最終讀寫時間預算 4.18 保守源 小結第5章 實時測量：探測 5.1 現代示波器探針剖析 5.2 探測方法 5.3 測量質量 5.4 定義探針 5.5 示波器探針 5.6 動態範圍限製 5.7 先進的探測技術 5.8 邏輯分析儀探測 小結第6章 測試和調試：示波器和邏輯分析儀 6.1 信號完整性基礎 6.2 信號完整性概念 6.3 驗證工具：示波器 6.4 驗證工具：邏輯分析儀 6.5 模擬和數字測量的結閤 6.6 眼圖分析 小結第7章 用信號源去重構實際信號 7.1 觀測和控製電路行為 7.2 激勵和控製 7.3 信號生成技術 7.4 任意函數發生器 7.5 任意波形發生器 7.6 邏輯信號源 小結第8章 信號分析和一緻性 8.1 標準的框架 8.2 用於一緻性測量的高性能工具 8.3 驗證和一緻性測量 8.4 理解串行結構 8.5 物理層一緻性測試 8.6 測量光信號 8.7 一緻性測量考慮：分析 8.8 測試串行鏈路 8.9 探頭和探測 8.10 軟件工具 8.11 發射機測量示例 8.12 阻抗和鏈路測量 8.13 接收機測試帶來獨特的挑戰 8.14 數字驗證和一緻性 8.15 多總綫係統 小結第9章 PCI Express案例研究 9.1 高速串行接口 9.2 敏感度分析 9.3 理想驅動器和損耗傳輸綫 9.4 帶有去加重的差分驅動器 9.5 卡阻抗容差 9.6 3D不連續性 9.7 通道階躍響應 9.8 串擾機理 9.9 串擾引起的抖動 9.10 通道特性 9.11 敏感度分析結果 9.12 模型與硬件的關係 小結第10章 無綫信號 10.1 射頻信號 10.2 頻率測量 10.3 實時頻譜分析儀概述 10.4 實時頻譜分析儀是怎樣工作的 10.5 應用實時頻譜分析儀 小結術語錶
· · · · · · (收起)