第 一部分 CPU與RISC-V綜述
第 1章 一文讀懂CPU之三生三世 2
1.1　眼看他起高樓，眼看他宴賓客，眼看他樓塌瞭——CPU眾生相 3
1.3　人生已是如此艱難，你又何必拆穿——CPU從業者的無奈 17
1.4　無敵是多麼寂寞——ARM統治著的世界 18
1.4.1 獨樂樂與眾樂樂——ARM公司的盈利模式 18
1.4.2 小個子有大力量——無處不在的Cortex-M係列 21
1.4.3 移動王者——Cortex-A係列在手持設備領域的巨大成功 23
1.4.4 進擊的巨人——ARM進軍PC與服務器領域的雄心 25
1.5　東邊日齣西邊雨，道是無晴卻有晴——RISC-V登場 25
1.6　原來你是這樣的“薯片”——ARM的免費計劃 28
1.7　舊時王謝堂前燕，飛入尋常百姓傢——你也可以設計自己的處理器 28
第 2章 大道至簡——RISC-V架構之魂 29
2.1　簡單就是美——RISC-V架構的設計哲學 30
2.2　RISC-V指令集架構簡介 33
2.3　RISC-V軟件工具鏈 42
2.4　RISC-V和其他開放架構有何不同 44
第3章 亂花漸欲迷人眼——盤點RISC-V商業版本與開源版本 46
3.1　各商業版本與開源版本綜述 47
3.2　總結 53
第4章 開源RISC-V——蜂鳥E200係列超低功耗Core與SoC 54
4.1　與眾不同的蜂鳥E200處理器 55
4.2　蜂鳥E200簡介——蜂鳥雖小，五髒俱全 56
4.3　蜂鳥E200型號係列 57
4.4　蜂鳥E200性能指標 58
4.5　蜂鳥E200配套SoC 59
4.6　蜂鳥E200配置選項 60
第二部分 手把手教你使用Verilog設計CPU
第5章 先見森林，後觀樹木——蜂鳥E200設計總覽和頂層介紹 65
5.1　處理器硬件設計概述 66
5.2　蜂鳥E200處理器核設計哲學 67
5.3　蜂鳥E200處理器核RTL代碼風格介紹 68
5.4　蜂鳥E200模塊層次劃分 72
5.5　蜂鳥E200處理器核源代碼 73
5.6　蜂鳥E200處理器核配置選項 73
5.7　蜂鳥E200處理器核支持的RISC-V指令子集 74
5.8　蜂鳥E200處理器流水綫結構 74
5.9　蜂鳥E200處理器核頂層接口介紹 74
5.10　總結 77
第6章 流水綫不是流水賬——蜂鳥E200流水綫介紹 78
6.1　處理器流水綫概述 79
6.2　處理器流水綫中的亂序 83
6.3　處理器流水綫中的反壓 84
6.4　處理器流水綫中的衝突 84
6.5　蜂鳥E200處理器的流水綫 86
6.6　總結 87
第7章 萬事開頭難嗎—— 一切從取指令開始 88
7.1　取指概述 89
7.2　RISC-V架構特點對於取指的簡化 97
7.3　蜂鳥E200處理器的取指實現 101
7.4　總結 116
第8章 一鼓作氣，執行力是關鍵——執行 117
8.1　執行概述 118
8.2　RISC-V架構特點對於執行的簡化 121
8.3　蜂鳥E200處理器的執行實現 123
第9章 善始者實繁，剋終者蓋寡——交付 161
9.1　處理器交付、取消、衝刷 162
9.2　RISC-V架構特點對於交付的簡化 164
9.3　蜂鳥E200處理器交付硬件實現 164
第 10章 讓子彈飛一會兒——寫迴 170
10.1　處理器的寫迴 171
10.2　蜂鳥E200處理器的寫迴硬件實現 171
第 11章 哈弗還是比亞迪——存儲器架構 178
11.1　存儲器架構概述 179
11.2　RISC-V架構特點對於存儲器訪問指令的簡化 183
11.3　RISC-V架構的存儲器相關指令 184
11.4　蜂鳥E200處理器存儲器子係統硬件實現 185
第 12章 黑盒子的窗口——總綫接口單元BIU 203
12.1　片上總綫協議概述 204
12.2　自定義總綫協議ICB 206
12.3　ICB總綫的硬件實現 210
12.4　蜂鳥E200處理器核BIU 212
12.5　蜂鳥E200處理器SoC總綫 214
12.6　總結 216
第 13章 不得不說的故事——中斷和異常 217
13.1　中斷和異常概述 218
13.2　RISC-V架構異常處理機製 221
13.3　RISC-V架構中斷定義 226
13.4　RISC-V架構異常相關CSR寄存器 232
13.5　蜂鳥E200異常處理的硬件實現 232
第 14章 最不起眼的，其實是最難的——調試機製 246
14.1　調試機製概述 247
14.2　RISC-V架構的調試機製 249
14.3　蜂鳥E200調試機製的硬件實現 251
第 15章 動如脫兔，靜若處子——低功耗的訣竅 260
15.1　處理器低功耗技術概述 261
15.2　RISC-V架構的低功耗機製 265
15.3　蜂鳥E200低功耗機製的硬件實現 265
15.4　總結 275
第 16章 工欲善其事，必先利其器——RISC-V可擴展協處理器 276
16.1　專用領域架構DSA 277
16.2　RISC-V架構的可擴展性 278
16.3　蜂鳥E200的協處理器接口EAI 279
16.4　蜂鳥E200的協處理器參考示例 286
第三部分 使用Verilog進行仿真和在FPGA SoC原型上運行軟件
第 17章 冒個煙先——運行Verilog仿真測試 292
17.1　E200開源項目的代碼層次結構 293
17.2　E200開源項目的測試用例 294
17.3　E200開源項目的測試平颱（TestBench） 298
17.4　在Verilog TestBench中運行測試用例 299
第 18章 套上殼子上路——實現SoC和FPGA原型 302
18.1　Freedom E310 SoC簡介 303
18.2　HBird-E200-SoC簡介 304
18.3　HBird-E200-SoC FPGA原型平颱 311
18.4　蜂鳥E200專用FPGA開發闆 320
第 19章 畫龍點睛——運行和調試軟件示例 321
19.1　Freedom-E-SDK平颱簡介 322
19.2　SIRV-E-SDK平颱簡介 323
19.3　使用SIRV-E-SDK運行示例程序 325
19.4　使用GDB和OpenOCD調試示例程序 328
19.5　Windows圖形化IDE開發工具 331
第 20章 是騾子是馬？拉齣來遛遛——運行跑分程序 332
20.1　跑分程序簡介 333
20.2　Dhrystone簡介 333
20.3　運行Dhrystone Benchmark 335
20.4　CoreMark簡介 337
20.5　運行CoreMark Benchmark 338
20.6　總結與比較 340
附錄部分 RISC-V架構詳述附錄A RISC-V架構指令集介紹 342
附錄B RISC-V架構CSR寄存器介紹 374
附錄C RISC-V架構的PLIC介紹 384
附錄D 存儲器模型背景介紹 392
附錄E 存儲器原子操作指令背景介紹 397
附錄F RISC-V指令編碼列錶 400
附錄G RISC-V僞指令列錶 404
· · · · · · (收起)