第1章 可編程邏輯器件概述　1.1 可編程邏輯器件簡介　　1.1.1 可編程邏輯器件的基本結構　　1.1.2 可編程邏輯器件的分類及特點　　1.1.3 可編程邏輯器件的邏輯錶示方法　1.2 CPLD/FPGA的結構與特性　　1.2.1 基於乘積項的CPLD原理與結構　　1.2.2 基於乘積項的CPLD邏輯實現方式　　1.2.3 基於查找錶的FPGA原理與結構　　1.2.4 基於查找錶的FPGA邏輯實現方式　　1.2.5 CPLD與FPGA器件的差彆　1.3 Altera公司的MAX7000係列(2PLD特性介紹　　1.3.1 邏輯陣列塊(LAB)　　1.3.2 宏單元　　1.3.3 擴展乘積項　　1.3.4 可編程連綫陣列　　1.3.5 I/O控製塊　　1.3.6 其他特性第2章 可編程邏輯器件的設計流程及學習開發器材　2.1 可編程邏輯器件的設計流程　　2.1.1 設計輸入　　2.1.2 綜閤　　2.1.3 CPLD/FPGA器件適配　　2.1.4 仿真　　2.1.5 編程下載　2.2 CPLD/FPGA與單片機聯閤設計的學習器材介紹　　2.2.1 Altera公司的集成開發軟件MAX+plusII及QuartusII　　2.2.2 KeiIC51Windows集成開發環境　　2.2.3 MCU&CPLDDEMO綜閤試驗闆　　2.2.4 ByteBlasterMV並口下載器　　2.2.5 單片機USB程序下載器　　2.2.6 9V高穩定專用穩壓電源第3章 開發軟件的安裝第4章 第一個CPLD/FPGA入門實驗程序第5章 VerilogHDL硬件描述語言第6章 組閤邏輯電路的設計實驗第7章 觸發器的設計實驗第8章 時序邏輯電路的設計實驗第9章 CPLD/FPGA的設計應用第10章 51單片機的基本知識第11章 單片機C語言基礎知識第12章 CPLD/FPGA與單片機的接口及數據傳輸第13章 CPLD/FPGA與單片機的聯閤設計實例——液晶顯示頻率計參考文獻
· · · · · · (收起)