目录
出版者的话
译者序
前言
第1章嵌入式处理器
10微控制器
11微控制器市场
12数据路径
13商用微控制器
14SoC内核处理器
15SoC单元相对销售量
16超大规模集成电路（VLSI）芯片设计工具
17IP核
18指令集体系结构
19投资与回报
110半导体技术的发展
参考文献
第2章微控制器体系结构
20单片计算机
21约翰·冯·诺依曼
22计算机体系结构
23半导体技术
231小规模集成电路
232硬件总线
233智能外围接口
234标准I/O接口
24MSI和LSI
25电子计算器
26微处理器
261应用型数据处理
262Intel i4004
263Intel i8080
27微处理器外设
28Intel i8051微控制器
29RISC简介
291RISC处理器
292RISC的协同作用
293RISC市场
210无晶圆半导体公司
2101RISC IP核
2102RISC工艺流程
211嵌入式控制器IP核
2111CISC IP核
2112RISC IP核
2113第三方IP核
212专用处理器
213本章小结
习题
参考文献
第3章嵌入式微控制器技术
30集成电路
31摩尔定律
311微处理器的性能
312实现技术
313阿姆达尔定律
314技术融合
32设计抽象
321指令集体系结构
322处理器家族
33RISC和CISC
331处理器技术
332性能评估
333程序指令
334指令成本
335微代码指令
34存储器技术
341局部性
342存储器分级
343高速缓存
344一级缓存和二级缓存
345数据寄存器
346指令队列
347分支指令
348存储器访问延迟
349高速缓存模块
35指令处理
351汇编语言
352程序编译器
353硬编码指令
36程序设计
361程序代码大小变化
362CISC指令集
37统一指令集
371工业标准软件
372指令集扩展
38RISC指令集体系结构
381微代码
382微指令周期
383专用指令
384单周期指令
39处理器逻辑
391同步逻辑
392寄存器堆
393正交寄存器
394寄存器优化
395载入/存储数据操作
310处理器功能划分
3101指令流水线
3102执行单元
3103流水线级
3104流水线吞吐量
3105顺序执行
3106分支执行
311五级流水线
3111指令流水线阻塞
3112分支预测表
3113数据流水线阻塞
312本章小结
习题
参考文献
第4章微控制器功能
40设备功能
41晶体管工艺
411CMOS晶体管
412CMOS功耗
413封装
414工作温度范围
42存储器工艺
421DRAM
422SRAM
423NVRWM
424EEPROM
425Flash工艺
426ROM
43硬件特性
431配置字
432振荡器类型
433复位
434待机模式
435低功耗
436看门狗定时器
437在线编程
44数据输入/输出
441并行I/O
442三态I/O引脚
443内存映射I/O
45同步串行通信
习题
参考文献
第5章程序设计
50程序设计
51轮询程序
511程序流程
512程序时序
513连续任务
514任务时序
515连续多任务
52中断
521异步时序
522中断允许
523机器状态
524延时
525上下文切换
526中断向量
527中断嵌套
528关键代码
529中断服务程序
53实时操作系统
54事件驱动系统
55内核
56系统分层
57风险
习题
参考文献
第6章软/硬件调试
60软/硬件调试
61COTS控制器工具
62嵌入式控制器工具
63首款芯片
64板级探针
65调试步骤
651软件编辑
652编译
653程序生成
654仿真器
655在线仿真
66SoC调试策略
661SoC软件调试
662内核调试
663JTAG/EJTAG规范
67ARM SoC调试
68MIPS SoC调试
习题
参考文献
第7章串行数据通信
70串行数据通信
71UART
711异步模式
712发送/接收缓冲器
72串行外围接口SPI
73I2C总线
731I2C总线如何工作
732I2C总线术语
733总线传输术语
74CAN总线
75LIN网络
76I2S总线
761I2S串行数据
762I2S 字选择
763I2S总线时序
77IrDA
78USB总线
781USB拓扑
782USB构架
783USB物理连接
784USB接口
785USB 20 规范
79蓝牙
791蓝牙构架
792蓝牙频率
793蓝牙网络
习题
参考文献
第8章模数转换
80模数转换
81模数转换概述
82换能器
83低通滤波器
84采样
85香农采样定理
86什么是模数转换器
861ADC的分辨率
862LSB和MSB定义
863量化
864量化误差
865偏置误差
866微分非线性
867丢码
868信噪比
87模数转化算法
871逐次逼近
872SAR ADC结构
873Flash ADC
874集成ADC
875流水线ADC
876Σ-Δ转换器
88过采样
习题
参考文献
第9章数字信号处理
90数字信号处理
91什么是DSP
911滤波与合成
912DSP性能
913模拟信号转换
92DSP控制器构架
93模拟滤波器
931滤波性能测试
932时域响应
933模拟低通滤波器
934有源模拟滤波器
935有源滤波器的比较
94数字滤波器
941FIR滤波器
942FIR滤波器的实现
943卷积
944IIR滤波器
95信号变换
951相量模型
952傅里叶级数
953离散傅里叶级数
954傅里叶变换
955离散傅里叶变换
96快速傅里叶变换
961FFT的执行
962DFT蝶形变换
97表寻址
习题
参考文献
第10章模糊逻辑
100模糊逻辑
101模糊逻辑方法
102模糊感知
103模糊逻辑的术语
104模糊专家系统
1041推理过程
1042模糊化
1043推理
1044合成
1045去模糊化
105语言变量
1051使用语言变量
1052模糊规则剖析
1053语言变量的逻辑组合
106PID控制器
1061时间语言变量
1062语言变量比较
107模糊逻辑应用
108规则矩阵
1081模糊逻辑的实现
1082隶属函数
1083隶属度输入
1084推理
109去模糊化
1010调整与提升系统性能
习题
参考文献
第11章8位微控制器
110通用微控制器
111微芯公司PIC18F4520
1111PIC18F4520 Harvard 体系结构
1112指令流水线
1113特性
1114电源管理模式
1115振荡器配置
1116复位
1117存储器组织
1118中断结构
1119输入/输出（I/O）端口
11110定时器相关的功能
11111定时器模块
11112采样/比较/PWM功能
11113串行通信接口
11114模数转换
11115模拟比较器
11116CPU特性
11117指令集
11118电特性
112ZiLOG Z8 ENCORE! XP F0830系列
1121eZ8 CPU描述
1122Z8 Encore! CPU体系结构
1123地址空间
1124外设概述
1125复位控制器和停止模式恢复
1126低功耗模式
1127通用输入/输出
1128中断控制器
1129定时器
11210Watchdog定时器
11211模数转换器
11212比较器
11213Flash存储器
11214非易失性数据存储
11215片上调试器
11216振荡器控制
11217eZ8 CPU指令和编程
习题
参考文献
第12章16位微控制器
12016位处理器概述
121Freescale S12XD 处理器概述
1211XGATE概述
1212时钟
1213模/数转换器（ATD）
1214增强型捕捉定时器（ECT）
1215脉宽调制（PWM）
1216I2C总线
1217CAN总线
1218串行通信接口（SCI）
1219串行外围接口（SPI）
12110定时中断定时器（PIT）
12111电压调整器（VREG）
12112背景调试模块（BDM）
12113中断模块（XINT）
12114映射存储器控制（MMC）
12115调试（DBG）
12116外部总线接口
12117端口综合模块
121182K字节EEPROM（EETX2K）
12119512K字节Flash模块（FTX512K4）
12120安全性
122Texas Instruments MSP430TM系列
1221低功耗设计
1222灵活的时钟系统
1223MSP430 CPU
1224操作模式
1225FLL+时钟模块
1226Flash存储控制器
1227硬件多路器
1228DMA控制器
1229数字I/O
12210Watchdog定时器
12211定时器A和B
12212USART
12213USCI
12214ADC12的功能
12215DAC12模块
12216嵌入式仿真模块
习题
参考文献
第13章知识产权SoC核
130SoC概述
131SoC设计挑战
1311可配置处理器
1312SoC综合
1313可扩展处理器
1314可扩展处理器替代RTL
1315清晰的控制方案
132MIPS32 4K处理器核系列
13214KE系列的主要特点
1322执行单元
1323乘除单元（MDU）
1324内存管理单元（MMU）
1325cache控制器
1326总线接口单元（BIU）
1327电源管理
1328指令cache
1329数据cache
13210EJTAG控制器
13211系统协处理器
13212用户自定义指令（UDI）
13213指令流水线
13214指令cache失效
13215数据cache失效
13216乘法/除法操作
13217分支延迟
13218内存管理
13219操作模式
133ARM1022E处理器概述
1331处理器组成
1332寄存器
1333整数核
1334整数核流水线
1335内存管理单元
1336cache和写缓冲
1337总线接口
1338拓扑结构
1339协处理器接口
13310协处理器流水线
13311调试单元
13312挂起模式
13313监视器调试模式
13314时钟和PLL
13315ETM接口逻辑
13316工作状态
13317状态转换
13318在异常处理中切换状态
13319工作模式
习题
参考文献
第14章Tensilica可配置IP核
140简介：再谈摩尔定律
141芯片设计工艺
1411设计错误的芯片
1412SoC设计的基本趋势
1413每个系统都采用一个新的SoC实现是不现实的
1414纳米技术
1415SoC设计改革
1416SoC可编程性
1417可编程性与效率对比
1418SoC设计成功的关键
1419改进的设计方法学用于SoC设计
14110可配置处理器作为构建模块
14111使用自动生产的处理器快速进行SoC开发
14112起点：基本的接口和计算
14113并行处理任务
14114自动指令集发生的含义
142Tensilica Xtensa体系结构概述
143指令集设计原则
144Tensilica Xtensa处理器的独有特性
145寄存器
146指令长度
147复合指令
148分支
149指令流水线
1410有限的指令常数宽度
1411短指令格式
1412寄存器窗口
1413Xtensa L2总结
习题
参考文献
第15章数字信号处理器
150DSP概述
151TMS320C55x
1511TMS320C55x的特性
1512C55x的主要特征
1513指令集体系结构
1514主要功能单元
1515特殊属性
1516低功耗设计
1517处理器片上外设
1518仿真和测试
152Analog Devices公司ADSPBF535 Blackfin处理器
1521便携低功耗体系结构
1522系统集成
1523处理器核
1524存储器体系结构
1525事件处理
1526DMA控制器
1527外部存储控制
1528异步控制器
1529PCI接口
15210USB设备
15211实时时钟
15212Watchdog定时器
15213定时器
15214串口
15215串行外设接口（SPI）端口
15216UART端口
15217动态电源管理
15218工作模式和状态
习题
参考文献
· · · · · · (收起)