目錄
齣版者的話
譯者序
前言
第1章嵌入式處理器
10微控製器
11微控製器市場
12數據路徑
13商用微控製器
14SoC內核處理器
15SoC單元相對銷售量
16超大規模集成電路（VLSI）芯片設計工具
17IP核
18指令集體係結構
19投資與迴報
110半導體技術的發展
參考文獻
第2章微控製器體係結構
20單片計算機
21約翰·馮·諾依曼
22計算機體係結構
23半導體技術
231小規模集成電路
232硬件總綫
233智能外圍接口
234標準I/O接口
24MSI和LSI
25電子計算器
26微處理器
261應用型數據處理
262Intel i4004
263Intel i8080
27微處理器外設
28Intel i8051微控製器
29RISC簡介
291RISC處理器
292RISC的協同作用
293RISC市場
210無晶圓半導體公司
2101RISC IP核
2102RISC工藝流程
211嵌入式控製器IP核
2111CISC IP核
2112RISC IP核
2113第三方IP核
212專用處理器
213本章小結
習題
參考文獻
第3章嵌入式微控製器技術
30集成電路
31摩爾定律
311微處理器的性能
312實現技術
313阿姆達爾定律
314技術融閤
32設計抽象
321指令集體係結構
322處理器傢族
33RISC和CISC
331處理器技術
332性能評估
333程序指令
334指令成本
335微代碼指令
34存儲器技術
341局部性
342存儲器分級
343高速緩存
344一級緩存和二級緩存
345數據寄存器
346指令隊列
347分支指令
348存儲器訪問延遲
349高速緩存模塊
35指令處理
351匯編語言
352程序編譯器
353硬編碼指令
36程序設計
361程序代碼大小變化
362CISC指令集
37統一指令集
371工業標準軟件
372指令集擴展
38RISC指令集體係結構
381微代碼
382微指令周期
383專用指令
384單周期指令
39處理器邏輯
391同步邏輯
392寄存器堆
393正交寄存器
394寄存器優化
395載入/存儲數據操作
310處理器功能劃分
3101指令流水綫
3102執行單元
3103流水綫級
3104流水綫吞吐量
3105順序執行
3106分支執行
311五級流水綫
3111指令流水綫阻塞
3112分支預測錶
3113數據流水綫阻塞
312本章小結
習題
參考文獻
第4章微控製器功能
40設備功能
41晶體管工藝
411CMOS晶體管
412CMOS功耗
413封裝
414工作溫度範圍
42存儲器工藝
421DRAM
422SRAM
423NVRWM
424EEPROM
425Flash工藝
426ROM
43硬件特性
431配置字
432振蕩器類型
433復位
434待機模式
435低功耗
436看門狗定時器
437在綫編程
44數據輸入/輸齣
441並行I/O
442三態I/O引腳
443內存映射I/O
45同步串行通信
習題
參考文獻
第5章程序設計
50程序設計
51輪詢程序
511程序流程
512程序時序
513連續任務
514任務時序
515連續多任務
52中斷
521異步時序
522中斷允許
523機器狀態
524延時
525上下文切換
526中斷嚮量
527中斷嵌套
528關鍵代碼
529中斷服務程序
53實時操作係統
54事件驅動係統
55內核
56係統分層
57風險
習題
參考文獻
第6章軟/硬件調試
60軟/硬件調試
61COTS控製器工具
62嵌入式控製器工具
63首款芯片
64闆級探針
65調試步驟
651軟件編輯
652編譯
653程序生成
654仿真器
655在綫仿真
66SoC調試策略
661SoC軟件調試
662內核調試
663JTAG/EJTAG規範
67ARM SoC調試
68MIPS SoC調試
習題
參考文獻
第7章串行數據通信
70串行數據通信
71UART
711異步模式
712發送/接收緩衝器
72串行外圍接口SPI
73I2C總綫
731I2C總綫如何工作
732I2C總綫術語
733總綫傳輸術語
74CAN總綫
75LIN網絡
76I2S總綫
761I2S串行數據
762I2S 字選擇
763I2S總綫時序
77IrDA
78USB總綫
781USB拓撲
782USB構架
783USB物理連接
784USB接口
785USB 20 規範
79藍牙
791藍牙構架
792藍牙頻率
793藍牙網絡
習題
參考文獻
第8章模數轉換
80模數轉換
81模數轉換概述
82換能器
83低通濾波器
84采樣
85香農采樣定理
86什麼是模數轉換器
861ADC的分辨率
862LSB和MSB定義
863量化
864量化誤差
865偏置誤差
866微分非綫性
867丟碼
868信噪比
87模數轉化算法
871逐次逼近
872SAR ADC結構
873Flash ADC
874集成ADC
875流水綫ADC
876Σ-Δ轉換器
88過采樣
習題
參考文獻
第9章數字信號處理
90數字信號處理
91什麼是DSP
911濾波與閤成
912DSP性能
913模擬信號轉換
92DSP控製器構架
93模擬濾波器
931濾波性能測試
932時域響應
933模擬低通濾波器
934有源模擬濾波器
935有源濾波器的比較
94數字濾波器
941FIR濾波器
942FIR濾波器的實現
943捲積
944IIR濾波器
95信號變換
951相量模型
952傅裏葉級數
953離散傅裏葉級數
954傅裏葉變換
955離散傅裏葉變換
96快速傅裏葉變換
961FFT的執行
962DFT蝶形變換
97錶尋址
習題
參考文獻
第10章模糊邏輯
100模糊邏輯
101模糊邏輯方法
102模糊感知
103模糊邏輯的術語
104模糊專傢係統
1041推理過程
1042模糊化
1043推理
1044閤成
1045去模糊化
105語言變量
1051使用語言變量
1052模糊規則剖析
1053語言變量的邏輯組閤
106PID控製器
1061時間語言變量
1062語言變量比較
107模糊邏輯應用
108規則矩陣
1081模糊邏輯的實現
1082隸屬函數
1083隸屬度輸入
1084推理
109去模糊化
1010調整與提升係統性能
習題
參考文獻
第11章8位微控製器
110通用微控製器
111微芯公司PIC18F4520
1111PIC18F4520 Harvard 體係結構
1112指令流水綫
1113特性
1114電源管理模式
1115振蕩器配置
1116復位
1117存儲器組織
1118中斷結構
1119輸入/輸齣（I/O）端口
11110定時器相關的功能
11111定時器模塊
11112采樣/比較/PWM功能
11113串行通信接口
11114模數轉換
11115模擬比較器
11116CPU特性
11117指令集
11118電特性
112ZiLOG Z8 ENCORE! XP F0830係列
1121eZ8 CPU描述
1122Z8 Encore! CPU體係結構
1123地址空間
1124外設概述
1125復位控製器和停止模式恢復
1126低功耗模式
1127通用輸入/輸齣
1128中斷控製器
1129定時器
11210Watchdog定時器
11211模數轉換器
11212比較器
11213Flash存儲器
11214非易失性數據存儲
11215片上調試器
11216振蕩器控製
11217eZ8 CPU指令和編程
習題
參考文獻
第12章16位微控製器
12016位處理器概述
121Freescale S12XD 處理器概述
1211XGATE概述
1212時鍾
1213模/數轉換器（ATD）
1214增強型捕捉定時器（ECT）
1215脈寬調製（PWM）
1216I2C總綫
1217CAN總綫
1218串行通信接口（SCI）
1219串行外圍接口（SPI）
12110定時中斷定時器（PIT）
12111電壓調整器（VREG）
12112背景調試模塊（BDM）
12113中斷模塊（XINT）
12114映射存儲器控製（MMC）
12115調試（DBG）
12116外部總綫接口
12117端口綜閤模塊
121182K字節EEPROM（EETX2K）
12119512K字節Flash模塊（FTX512K4）
12120安全性
122Texas Instruments MSP430TM係列
1221低功耗設計
1222靈活的時鍾係統
1223MSP430 CPU
1224操作模式
1225FLL+時鍾模塊
1226Flash存儲控製器
1227硬件多路器
1228DMA控製器
1229數字I/O
12210Watchdog定時器
12211定時器A和B
12212USART
12213USCI
12214ADC12的功能
12215DAC12模塊
12216嵌入式仿真模塊
習題
參考文獻
第13章知識産權SoC核
130SoC概述
131SoC設計挑戰
1311可配置處理器
1312SoC綜閤
1313可擴展處理器
1314可擴展處理器替代RTL
1315清晰的控製方案
132MIPS32 4K處理器核係列
13214KE係列的主要特點
1322執行單元
1323乘除單元（MDU）
1324內存管理單元（MMU）
1325cache控製器
1326總綫接口單元（BIU）
1327電源管理
1328指令cache
1329數據cache
13210EJTAG控製器
13211係統協處理器
13212用戶自定義指令（UDI）
13213指令流水綫
13214指令cache失效
13215數據cache失效
13216乘法/除法操作
13217分支延遲
13218內存管理
13219操作模式
133ARM1022E處理器概述
1331處理器組成
1332寄存器
1333整數核
1334整數核流水綫
1335內存管理單元
1336cache和寫緩衝
1337總綫接口
1338拓撲結構
1339協處理器接口
13310協處理器流水綫
13311調試單元
13312掛起模式
13313監視器調試模式
13314時鍾和PLL
13315ETM接口邏輯
13316工作狀態
13317狀態轉換
13318在異常處理中切換狀態
13319工作模式
習題
參考文獻
第14章Tensilica可配置IP核
140簡介：再談摩爾定律
141芯片設計工藝
1411設計錯誤的芯片
1412SoC設計的基本趨勢
1413每個係統都采用一個新的SoC實現是不現實的
1414納米技術
1415SoC設計改革
1416SoC可編程性
1417可編程性與效率對比
1418SoC設計成功的關鍵
1419改進的設計方法學用於SoC設計
14110可配置處理器作為構建模塊
14111使用自動生産的處理器快速進行SoC開發
14112起點：基本的接口和計算
14113並行處理任務
14114自動指令集發生的含義
142Tensilica Xtensa體係結構概述
143指令集設計原則
144Tensilica Xtensa處理器的獨有特性
145寄存器
146指令長度
147復閤指令
148分支
149指令流水綫
1410有限的指令常數寬度
1411短指令格式
1412寄存器窗口
1413Xtensa L2總結
習題
參考文獻
第15章數字信號處理器
150DSP概述
151TMS320C55x
1511TMS320C55x的特性
1512C55x的主要特徵
1513指令集體係結構
1514主要功能單元
1515特殊屬性
1516低功耗設計
1517處理器片上外設
1518仿真和測試
152Analog Devices公司ADSPBF535 Blackfin處理器
1521便攜低功耗體係結構
1522係統集成
1523處理器核
1524存儲器體係結構
1525事件處理
1526DMA控製器
1527外部存儲控製
1528異步控製器
1529PCI接口
15210USB設備
15211實時時鍾
15212Watchdog定時器
15213定時器
15214串口
15215串行外設接口（SPI）端口
15216UART端口
15217動態電源管理
15218工作模式和狀態
習題
參考文獻
· · · · · · (收起)