計算機組成與設計（原書第4版） pdf epub mobi txt 電子書 下載 在線閱讀 2026

想要找書就要到 本本書屋

立刻按 ctrl+D收藏本頁

你會得到大驚喜!!

這本最暢銷的計算機組成書籍經過全麵更新，關注現今發生在計算機體係結構領域的革命性變革：從單處理器發展到多核微處理器，從串行發展到並行。與前幾版一樣，本書采用瞭MIPS處理器來展示計算機硬件技術、匯編語言、計算機算術、流水綫、存儲器層次結構以及I/O等基本功能。此外，本書還包括一些關於ARM和x86體係結構的介紹。

本書特色：

 涵蓋從串行計算到並行計算的革命性變革，新增瞭關於並行化的一章，並且每章中還有一些強調並行硬件和軟件主題的小節。

 新增一個由NVIDIA的首席科學傢和架構主管撰寫的附錄，介紹瞭現代GPU的齣現和重要性，首次詳細描述瞭這個針對可視計算進行瞭優化的高度並行化、多綫程、多核的處理器。

 描述一種度量多核性能的獨特方法——Roofline model模型，自帶AMD Opteron X4、Intel Xeon 5000、Sun UltraSPARC T2和 IBM Cell的基準測試和分析。

 涵蓋一些關於閃存和虛擬機的新內容。

 提供瞭大量富有啓發性的練習題。

 將AMD Opteron X4和Intel Nehalem作為貫穿本書的實例。

 用SPEC CPU2006組件更新瞭所有處理器性能實例。

David A. Patterson 加州大學伯剋利分校計算機科學係教授，美國國傢工程研究院院士，IEEE和ACM會士，曾因成功的啓發式教育方法被IEEE授予James H. Mulligan，Jr教育奬章。他因為對RISC技術的貢獻而榮獲1995年IEEE技術成就奬，而在RAID技術方麵的成就為他贏得瞭1999年IEEE Reynold Johnson信息存儲奬。2000年他和John L. Hennessy分享瞭John von Neumann奬。

John L. Hennessy 斯坦福大學校長，IEEE和ACM會士，美國國傢工程研究院院士及美國科學藝術研究院院士。Hennessy教授因為在RISC技術方麵做齣瞭突齣貢獻而榮獲2001年的Eckert-Mauchly奬章，他也是2001年Seymour Cray計算機工程奬得主，並且和David A. Patterson分享瞭2000年John von Neumann奬。

齣版者的話
譯者序
前言
第1章　計算機概要與技術1
1.1　引言1
1.1.1　計算應用的分類及其特性2
1.1.2　你能從本書學到什麼3
1.2　程序概念入門4
1.3　硬件概念入門7
1.3.1　剖析鼠標8
1.3.2　顯示器8
1.3.3　打開機箱9
1.3.4　數據安全12
1.3.5　與其他計算機通信13
1.3.6　處理器和存儲器製造技術14
1.4　性能15
1.4.1　性能的定義15
1.4.2　性能的測量17
1.4.3　CPU性能及其因素18
1.4.4　指令的性能19
1.4.5　經典的CPU性能公式19
1.5　功耗牆21
1.6　滄海巨變：從單處理器嚮多處理器轉變23
1.7　實例：製造以及AMD Opteron X4基準25
1.7.1　SPEC CPU基準測試程序27
1.7.2　SPEC功耗基準測試程序28
1.8　謬誤與陷阱29
1.9　本章小結31
1.10　拓展閱讀32
1.11　練習題32
第2章　指令：計算機的語言42
2.1　引言42
2.2　計算機硬件的操作43
2.3　計算機硬件的操作數46
2.3.1　存儲器操作數47
2.3.2　常數或立即數操作數49
2.4　有符號和無符號數50
2.5　計算機中指令的錶示54
2.6　邏輯操作59
2.7　決策指令61
2.7.1　循環62
2.7.2　case/switch語句64
2.8　計算機硬件對過程的支持65
2.8.1　使用更多的寄存器66
2.8.2　嵌套過程68
2.8.3　在棧中為新數據分配空間69
2.8.4　在堆中為新數據分配空間70
2.9　人機交互72
2.10　MIPS中32位立即數和地址的尋址75
2.10.1　32位立即數75
2.10.2　分支和跳轉中的尋址76
2.10.3　MIPS尋址模式總結78
2.10.4　機器語言解碼79
2.11　並行與指令：同步81
2.12　翻譯並執行程序83
2.12.1　編譯器84
2.12.2　匯編器84
2.12.3　鏈接器85
2.12.4　加載器87
2.12.5　動態鏈接庫87
2.12.6　啓動一個Java程序88
2.13　以一個C排序程序為例89
2.13.1　swap過程89
2.13.2　sort過程90
2.14　數組與指針95
2.14.1　用數組實現clear96
2.14.2　用指針實現clear96
2.14.3　比較兩個版本的clear97
2.15　高級內容：編譯C語言和解釋Java語言98
2.16　實例：ARM指令集98
2.16.1　尋址模式99
2.16.2　比較和條件分支100
2.16.3　ARM的特色100
2.17　實例：x86指令集101
2.17.1　Intel x86的改進101
2.17.2　x86寄存器和數據尋址模式103
2.17.3　x86整數操作104
2.17.4　x86指令編碼106
2.17.5　x86總結107
2.18　謬誤與陷阱107
2.19　本章小結108
2.20　拓展閱讀110
2.21　練習題110
第3章　計算機的算術運算135
3.1　引言135
3.2　加法和減法135
3.2.1　多媒體算術運算137
3.2.2　小結138
3.3　乘法139
3.3.1　順序的乘法算法和硬件139
3.3.2　有符號乘法141
3.3.3　更快速的乘法142
3.3.4　MIPS中的乘法142
3.3.5　小結142
3.4　除法143
3.4.1　除法算法及其硬件結構143
3.4.2　有符號除法145
3.4.3　更快速的除法146
3.4.4　MIPS中的除法146
3.4.5　小結147
3.5　浮點運算148
3.5.1　浮點錶示149
3.5.2　浮點加法152
3.5.3　浮點乘法154
3.5.4　MIPS中的浮點指令157
3.5.5　算術精確性162
3.5.6　小結164
3.6　並行性和計算機算術：結閤律165
3.7　實例：x86的浮點165
3.7.1　x86浮點體係結構166
3.7.2　Intel SIMD流擴展2（SSE2）浮點體係結構167
3.8　謬誤與陷阱168
3.9　本章小結170
3.10　拓展閱讀172
3.11　練習題173
第4章　處理器182
4.1　引言182
4.1.1　一個基本的MIPS實現183
4.1.2　實現方式概述183
4.2　邏輯設計慣例185
4.3　建立數據通路187
4.4　一個簡單的實現機製192
4.4.1　ALU控製192
4.4.2　主控製單元的設計194
4.4.3　數據通路的操作197
4.4.4　控製的結束199
4.4.5　為什麼不使用單周期實現方式201
4.5　流水綫概述202
4.5.1　麵嚮流水綫的指令集設計205
4.5.2　流水綫冒險205
4.5.3　對流水綫概述的小結210
4.6　流水綫數據通路及其控製211
4.6.1　圖形化錶示的流水綫219
4.6.2　流水綫控製222
4.7　數據冒險：轉發與阻塞225
4.8　控製冒險234
4.8.1　假定分支不發生234
4.8.2　縮短分支的延遲235
4.8.3　動態分支預測237
4.8.4　流水綫小結239
4.9　異常240
4.9.1　異常在MIPS體係結構中的處理241
4.9.2　在流水綫實現中的異常242
4.10　並行和高級指令級並行245
4.10.1　推測的概念246
4.10.2　靜態多發射處理器247
4.10.3　動態多發射處理器250
4.11　實例：AMD Opteron X4（Barcelona）流水綫253
4.12　高級主題：通過硬件設計語言描述和建模流水綫來介紹數字設計以及更多流水綫示例255
4.13　謬誤與陷阱255
4.14　本章小結256
4.15　拓展閱讀257
4.16　練習題257
第5章　大容量和高速度：開發存儲器層次結構280
5.1　引言280
5.2　cache的基本原理283
5.2.1　cache訪問285
5.2.2　cache缺失處理288
5.2.3　寫操作處理289
5.2.4　一個cache的例子:內置FastMATH處理器290
5.2.5　設計支持cache的存儲係統292
5.2.6　小結294
5.3　cache性能的評估和改進295
5.3.1　通過更靈活地放置塊來減少cache缺失297
5.3.2　在cache中查找一個塊300
5.3.3　替換塊的選擇302
5.3.4　使用多級cache結構減少缺失代價302
5.3.5　小結305
5.4　虛擬存儲器305
5.4.1　頁的存放和查找308
5.4.2　缺頁309
5.4.3　關於寫312
5.4.4　加快地址轉換：TLB312
5.4.5　集成虛擬存儲器、TLB和cache315
5.4.6　虛擬存儲器中的保護317
5.4.7　處理TLB缺失和缺頁318
5.4.8　小結322
5.5　存儲器層次結構的一般架構323
5.5.1　問題1：一個塊可以被放在何處323
5.5.2　問題2：如何找到一個塊324
5.5.3　問題3：當cache缺失時替換哪一塊325
5.5.4　問題4：寫操作如何處理325
5.5.5　3C：一種理解存儲器層次結構行為的直觀模型326
5.6　虛擬機328
5.6.1　虛擬機監視器的必備條件329
5.6.2　指令集係統結構（缺乏）對虛擬機的支持329
5.6.3　保護和指令集係統結構329
5.7　使用有限狀態機來控製簡單的cache330
5.7.1　一個簡單的cache330
5.7.2　有限狀態機331
5.7.3　一個簡單的cache控製器的有限狀態機333
5.8　並行與存儲器層次結構：cache一緻性334
5.8.1　實現一緻性的基本方案335
5.8.2　監聽協議335
5.9　高級內容：實現cache控製器336
5.10　實例：AMD Opteron X4(Barcelona)和Intel Nehalem的存儲器層次結構337
5.10.1　Nehalem和Opteron的存儲器層次結構337
5.10.2　減少缺失代價的技術339
5.11　謬誤和陷阱340
5.12　本章小結342
5.13　拓展閱讀343
5.14　練習題343
第6章　存儲器和其他I/O主題355
6.1　引言355
6.2　可信度、可靠性和可用性357
6.3　磁盤存儲器359
6.4　快閃式存儲器362
6.5　連接處理器、內存以及I/O設備363
6.5.1　互聯基礎364
6.5.2　x86處理器的I/O互聯365
6.6　為處理器、內存和操作係統提供I/O設備接口366
6.6.1　給I/O設備發送指令367
6.6.2　與處理器通信368
6.6.3　中斷優先級369
6.6.4　在設備與內存之間傳輸數據370
6.6.5　直接存儲器訪問和內存係統371
6.7　I/O性能度量：磁盤和文件係統的例子372
6.7.1　事務處理I/O基準程序372
6.7.2　文件係統和Web I/O的基準程序373
6.8　設計I/O係統373
6.9　並行性與I/O：廉價磁盤冗餘陣列374
6.9.1　無冗餘(RAID 0)376
6.9.2　鏡像（RAID 1）376
6.9.3　錯誤檢測和糾錯碼（RAID 2）376
6.9.4　位交叉奇偶校驗（RAID 3）376
6.9.5　塊交叉奇偶校驗（RAID 4）376
6.9.6　分布式塊交叉奇偶校驗（RAID 5）377
6.9.7　P+Q冗餘（RAID 6）378
6.9.8　RAID小結378
6.10　實例：Sun Fire x4150服務器379
6.11　高級主題：網絡383
6.12　謬誤與陷阱383
6.13　本章小結386
6.14　拓展閱讀387
6.15　練習題387
第7章　多核、多處理器和集群394
7.1　引言394
7.2　創建並行處理程序的難點396
7.3　共享存儲多處理器398
7.4　集群和其他消息傳遞多處理器400
7.5　硬件多綫程403
7.6　SISD、MIMD、SIMD、SPMD和嚮量機404
7.6.1　在x86中的SIMD：多媒體擴展405
7.6.2　嚮量機406
7.6.3　嚮量與標量的對比407
7.6.4　嚮量與多媒體擴展的對比408
7.7　圖形處理單元簡介408
7.7.1　NVIDIA GPU體係結構簡介410
7.7.2　深入理解GPU411
7.8　多處理器網絡拓撲簡介412
7.9　多處理器基準測試程序415
7.10　Roofline：一個簡單的性能模型417
7.10.1　Roofline模型418
7.10.2　兩代Opteron的比較419
7.11　實例：使用屋頂綫模型評估四種多核處理器422
7.11.1　4個多核係統422
7.11.2　稀疏矩陣424
7.11.3　結構化網格425
7.11.4　生産率426
7.12　謬誤與陷阱427
7.13　本章小結428
7.14　拓展閱讀429
7.15　練習題429
附錄A　圖形和計算GPU439
A.1　引言439
A.1.1　GPU發展簡史439
A.1.2　異構係統440
A.1.3　GPU發展成瞭可擴展的並行處理器440
A.1.4　為什麼使用CUDA和GPU計算440
A.1.5　GPU統一瞭圖形和計算441
A.1.6　GPU可視化計算的應用441
A.2　GPU係統架構441
A.2.1　異構CPU-GPU係統架構442
A.2.2　GPU接口和驅動443
A.2.3　圖形邏輯流水綫443
A.2.4　將圖形流水綫映射到統一的GPU處理器443
A.2.5　基本的統一GPU結構444
A.3　可編程GPU445
A.3.1　為實時圖形編程446
A.3.2　邏輯圖形流水綫446
A.3.3　圖形渲染程序447
A.3.4　像素渲染示例447
A.3.5　並行計算應用編程448
A.3.6　使用CUDA進行可擴展並行編程449
A.3.7　一些限製453
A.3.8　體係結構隱含的問題453
A.4　多綫程的多處理器架構454
A.4.1　大規模多綫程454
A.4.2　多處理器體係結構455
A.4.3　單指令多綫程（SIMT）456
A.4.4　SIMT warp執行和分支457
A.4.5　管理綫程和綫程塊457
A.4.6　綫程指令458
A.4.7　指令集架構（ISA）458
A.4.8　流處理器（SP）461
A.4.9　特殊功能單元（SFU）461
A.4.10　與其他多處理器的比較461
A.4.11　多綫程多處理器總結462
A.5　並行存儲係統462
A.5.1　DRAM的考慮462
A.5.2　cache463
A.5.3　MMU463
A.5.4　存儲器空間463
A.5.5　全局存儲器463
A.5.6　共享存儲器464
A.5.7　局部存儲器464
A.5.8　常量存儲器464
A.5.9　紋理存儲器464
A.5.10　錶麵465
A.5.11　load/store訪問465
A.5.12　ROP465
A.6　浮點算術465
A.6.1　支持的格式465
A.6.2　基本算術465
A.6.3　專用算術466
A.6.4　性能467
A.6.5　雙精度467
A.7　資料：NVIDIA GeForce 8800468
A.7.1　流處理器陣列（SPA）468
A.7.2　紋理/處理器簇（TPC）469
A.7.3　流多處理器（SM）470
A.7.4　指令集471
A.7.5　流處理器（SP）471
A.7.6　特殊功能單元（SFU）471
A.7.7　光柵化471
A.7.8　光柵操作處理器（ROP）和存儲係統471
A.7.9　可擴展性472
A.7.10　性能472
A.7.11　密集綫性代數性能472
A.7.12　FFT性能473
A.7.13　排序性能474
A.8　資料：將應用映射到GPU474
A.8.1　稀疏矩陣475
A.8.2　在共享存儲器中進行緩存477
A.8.3　掃描和歸約478
A.8.4　基數排序480
A.8.5　GPU上的N-Body應用482
A.9　謬誤與陷阱486
A.10　小結489
A.11　拓展閱讀489
附錄B　匯編器、鏈接器和SPIM仿真器490
B.1　引言490
B.1.1　什麼時候使用匯編語言493
B.1.2　匯編語言的缺點493
B.2　匯編器494
B.2.1　目標文件的格式495
B.2.2　附加工具496
B.3　鏈接器498
B.4　加載499
B.5　內存的使用499
B.6　過程調用規範500
B.6.1　過程調用502
B.6.2　過程調用舉例503
B.6.3　另外一個過程調用的例子505
B.7　異常和中斷507
B.8　輸入和輸齣509
B.9　SPIM511
B.10　MIPS R2000匯編語言513
B.10.1　尋址方式514
B.10.2　匯編語法515
B.10.3　MIPS指令編碼515
B.10.4　指令格式516
B.10.5　常數操作指令520
B.10.6　比較指令520
B.10.7　分支指令521
B.10.8　跳轉指令523
B.10.9　陷阱指令523
B.10.10　取數指令525
B.10.11　保存指令526
B.10.12　數據傳送指令527
B.10.13　浮點運算指令528
B.10.14　異常和中斷指令532
B.11　小結533
B.12　參考文獻533
B.13　練習題533
· · · · · · (收起)